xilinx

    1熱

    2答えて

    VHDL（2008）で宣言される前に型を使用する

    VHDLのどのバージョンでも、おそらく2008年に宣言される前に型を使用できますか？ など。私は、エンティティのアーキテクチャでは、この配列の宣言があります。同じアーキテクチャのセクションで type my_array is array (integer range <>) of my_type; そして、まだのが、後で私はこれを持っているファイルで： type my_type is reco
    vhdl xilinx vivado 2016-09-21

    2熱

    1答えて

    カスタムライブラリを使用したVHDLデザインのシミュレーション

    私はメモリを刷新するための簡単なVHDLプロジェクトを作成しようとしています。ファイルhalf_adder.vhdを使用して、別のファイルfull_adder.vhdを作成しています。これはシミュレーションしたいものです。これらのファイルは同じプロジェクトにありません。私はザイリンクスISEバージョン14.7を使用しています。 私のコードは完璧に合成され、構文チェックに合格します。 RTL回路図を
    vhdl simulation xilinx 2016-09-22

    0熱

    1答えて

    xilinx vertex5 ML505-V5LX110T

    xilinx virtex5 ML505 V5LX110Tのclkとデータピンが見つかりません。データシートでは、P4ピンはPS2に割り当てられていますが、clkとデータのピンは個別に指定されていません。同じように助けてください。
    fpga xilinx 2016-09-29

    1熱

    1答えて

    RAILメモリダンプからザイリンクスISEブロックメモリを開始するにはどうすればよいですか？

    私は、FPGA上で部分的にエミュレートする作業デバイスからRAMをダンプしました。ザイリンクスISEでは、Core Generatorを使用してRAMモジュールを生成しました。 ここで、RAMをCOEファイルで初期化するオプションがあります。 残念ながら、RAEメモリーダンプをCOEファイルに変換できるツールは見つかりませんでした。そのことに関して何かをCOEにしてください。 これを行うにはどのよ
    vhdl ram xilinx xilinx-ise 2016-10-03

    -1熱

    1答えて

    Verilogの "大多数"機能の実装

    私は、この大半の機能について十分にわかっていないと思うので、私の頭を包んでいます...私はちょうどこれでどこから始めるべきかわかりません。私は笑まだプロのVerilogだん これは、x、y、zの関数として定義されていますので、私は関数は3進入力ビットの関数であるだろうと考えています。それを超えて私は失われている。 ヘルプ/ご感想ありがとうございます。
    function verilog xilinx 2016-10-14

    0熱

    1答えて

    組み込みLinux用デバイスツリーの生成

    私は組み込みLinux開発環境を初めて使用しています。私は（ザイリンクスからZyncシリーズのSoC）Zedboardためのデバイスツリーのファイルを生成しようとしていると.dtsファイルに次の行に遭遇しています： chosen { bootargs = "console=ttyPS0,115200 root=/dev/mmcblk0p2 rw earlyprintk rootfstyp
    linux arm embedded-linux xilinx device-tree 2016-10-18

    0熱

    2答えて

    XillinuxでハードウェアSPIを有効にする

    Xillinux 1.3を搭載したMicroZedボードがあります。私はそれに外部のSPI ADCをインターフェースし、ADCに値を読み込むためにlinuxにアプリケーションを書きたいと思っていました。 ZynqデバイスのハードウェアSPIインターフェイスは、Xillinuxでは有効になっていません。どうすればそれを有効にすることができますか、FSBLとU-bootを再コンパイルする必要があります
    embedded-linux fpga xilinx vivado zynq 2016-08-31

    2熱

    1答えて

    kmallocのメモリとユーザ空間のマッピング

    自分のアプリケーション用に単一のカーネルモジュールドライバを作成したいと思います。 プログラマブルロジックのAXIS FIFOとインタフェースしており、割り当てられたメモリの物理アドレスをこのデバイスに送信してプログラマブルロジックで使用する必要があります。 私のプラットフォームドライバはAXIS FIFOデバイスを認識し、mmapを使用すると、自分のユーザー空間アプリケーションでレジスタを使用で
    c linux-kernel linux-device-driver embedded-linux xilinx 2016-09-05

    -2熱

    1答えて

    VIVADO HLSを使用して、実行可能なCファイルをVHDLに変換することはできますか？

    実行可能なCファイルをVHDLに変換するにはどうしたらいいですか？私は設定して作成した（./ configure、make）pppソースコードを持っています。これは実行可能なpppファイルを生成します。 vivado HLSを使用してこの実行可能ファイルをVHDLに変換しますか？それでどうすればよいでしょうか？手順を説明してください。
    c xilinx ppp vivado-hls 2016-09-06
最新の質問