RAILメモリダンプからザイリンクスISEブロックメモリを開始するにはどうすればよいですか？

Question

私は、FPGA上で部分的にエミュレートする作業デバイスからRAMをダンプしました。ザイリンクスISEでは、Core Generatorを使用してRAMモジュールを生成しました。

ここで、RAMをCOEファイルで初期化するオプションがあります。 残念ながら、RAEメモリーダンプをCOEファイルに変換できるツールは見つかりませんでした。そのことに関して何かをCOEにしてください。

これを行うにはどのような方法が最適ですか？

Answer 1

FPGAでBRAMを初期化するには、COREジェネレータを使用することができますが、合成ツールがBRAMまたはルックアップテーブル（LUT）を推論するようにVHDLを書き込むことをお勧めします。注意、私はCore Genを使用してRAMを作成/初期化することはありません。

データがどのようにフォーマットされているのかわかりませんが、各行にバイナリ文字列が含まれているテキストファイルを読み込み、そのファイルの内容で信号を作成する方法については、VHDLコードスニペットを参照してください。あらかじめファイルの形式と長さを知っておく必要があります。

-- define a type for the lookup table (LUT) 
type lut_type is array(0 to 2**12-1) of std_logic_vector(15 downto 0); 

impure function init_lut_from_file(lut_file_name : in string) 
    return lut_type is 
    FILE lut_file  : TEXT open READ_MODE is lut_file_name; 
    variable lut_line : line; 
    variable bv_temp : bit_vector(15 downto 0); 
    variable lut  : lut_type; 
begin 
    for i in lut_type'range loop 
     readline(lut_file, lut_line); 
     read(lut_line, bv_temp); 
     lut(i) := to_stdlogicvector(bv_temp); 
    end loop; 
    return lut; 
end function; 

signal lut   : lut_type := init_lut_from_file("c:\data.txt"); 

上記不純な関数は2^12 = 4096のエントリを持つLUTにファイルの各行に16ビットのバイナリ文字列を含むc:\data.txtを読み取ります。

通常、に書き込むコードを追加してlutに書き込むことができます。