Verilogの "大多数"機能の実装

Question

私は、この大半の機能について十分にわかっていないと思うので、私の頭を包んでいます...私はちょうどこれでどこから始めるべきかわかりません。私は笑まだプロのVerilogだん

これは、x、y、zの関数として定義されていますので、私は関数は3進入力ビットの関数であるだろうと考えています。それを超えて私は失われている。

ヘルプ/ご感想ありがとうございます。

Answer 1

ブール値の用語では、入力の半数以上が真である場合、多数決ゲートは真です。 https://en.wikipedia.org/wiki/Majority_function

これについて考えてみると、3つの入力例よりも簡単な言葉はかなり簡単です。真実になるのは3つの状況だけです。

（XとY）OR（YとZ）OR（XとZ）

あなたが入力の任意の数にそれを拡張したい場合があり、それは式が何のためにあるのかです。私のverilogはかなり錆びているので、私はすぐに覚えていませんが、バイナリ入力でこのような数学をすることができます。