xilinx

    1熱

    1答えて

    Microblazeでタイマーを設定していますか？

    より一般的なスクリプトでdelay_ms()またはsleep()のような関数と同様に動作させるMicroblazeでタイマーを作成する最も良い方法は何ですか？ 簡単に、私はこのような愚かな機能を作成することができます実際に私はそれが機能は私がすることができている必要がありながら、 void delay_ms(int i) { //mind that I am doing this on
    c timer fpga xilinx microblaze 2017-02-16

    2熱

    1答えて

    ザイリンクスのZynqベースのプラットフォームでAXI-DMA IPを使用するPCM DMAエンジン

    Zynq PLのカスタムI2SコントローラにPCMストリームを転送するために、Zynq-7000ベースのプラットフォームでDMAエンジンを使用しようとしています。私のI2Sコントローラは外部アンプとインターフェースします。私は、AXI-DMAコントローラを通してDMAを使いたいです。これは現在私のデータパスです： 私はZynq PSでLinux 4.10カーネルを使用しています。私はLinuxのA
    linux xilinx alsa pcm dma 2017-02-23

    -1熱

    1答えて

    Verilog TestBenchエラー

    こんにちは私はザイリンクスでVerilogプログラムを作成しており、テストベンチで作業することはできません。 module Lab3( input u, input clk, input clrn, output wire a,b,c,d,e,f,g ); wire dff3_combo; wire q_to_q;
    verilog xilinx hdl test-bench 2017-03-10

    0熱

    3答えて

    VHDL/FPGAのFIFOとの間でレコードを簡単に読み書きする方法はありますか？

    レコード型の入出力を想定したFIFOを想定すると、fifoラッパーの入出力のレコード型と実際のFIFOのstd_logic_vectorの間のマッピングを処理する簡単な方法がありますか？
    vhdl fpga xilinx 2017-03-15

    0熱

    1答えて

    私のデザインで使用率レポートから使用されたスライスの総数

    ザイリンクスのvivadoを使用してデザインを実装しました。デザインで使用されているスライスの総数を知りたい。 スライスLUT = 1639 スライスレジスタ= 3352 スライス= 734 SLICEM = 195 SLICEL = 539 LUTとしては、次のように私のリソース使用率は、 MEMORY = 49 シフトレジスタとしてのLUT = 49FFペアとして LUT = 1323 完全用
    design xilinx 2017-02-01

    6熱

    1答えて

    freeRTOSタスクのスケジュール設定

    私は私のfreeRTOSを現在私のMicrozedボードで動作させています。私はザイリンクスSDKをソフトウェアプラットフォームとして使用しています。今まではタスクを作成して優先度を割り当てることができました。 各タスクに一定の時間を割り当てることが可能かどうか分かりました。たとえば、100ミリ秒後にスケジューラが次のタスクに切り替えることができます。それで、私のタスクごとに固定の実行時間を設定す
    scheduling xilinx freertos 2017-02-19

    1熱

    1答えて

    Yocto u-bootカスタムコマンド

    Yoctoセットアップ（現在Petalinux 2016.4をザイリンクスで使用）でu-bootにカスタムコマンドを追加する正しい方法は何ですか？ は、私は、U-ブーツのコンパイルに含まれるように、レシピ/パッチを通じてU-bootソースに関連するソースファイルを追加する必要がありますか？ 開発中にこれを実行してより速い回転を得るより良い方法がありますか？ u-boot/boardの下に、またはu
    xilinx yocto u-boot openembedded petalinux 2017-02-23

    0熱

    1答えて

    ザイリンクスのエラー：ポートの接続は、注文し、上記のコード行のために

    FA FA9(.in0(CSA10[0]), .in1(CSA11[0]), .carry_in(CSA12[0]), .sum(CSA20[0]), carry_out(CSA20[1])); という名前混在させることはできません、私は、「ポートの接続は、注文した混合と命名することができません」エラーを得ました。すべてのCSAはwire [1：0] CSA11、CSA12などと宣言されていま
    xilinx 2017-02-26

    3熱

    2答えて

    vivado 2015.2から2016.4への移行後にSDカードを初期化して使用すると動作しない

    ---------------編集：追加の注意------------- ---------------------------- 私は、Vivado 2016.1に移行するだけでした。そのバージョンでは、たとえオーディオコーデックを何らかの形で破壊したとしても、SDカードは新しい機能を使って作業しています。かなり興味深いのは、2015.2から2016.4までのすべてのパッチノートを検索し、唯一言
    c sd-card xilinx vivado 2017-03-13

    -1熱

    1答えて

    VHDL - XILINX CORDICアルゴリズム

    VHDLでarctanを計算する必要があります。このため私はCilinx IPコア "Cordic V4.0"を使用します。 これはデータシートである： https://www.xilinx.com/support/documentation/ip_documentation/cordic_ds249.pdf I'veは、逆正接計算が-1から1 に 入力値が私の値は2^32ビット（整数、ノーの範囲
    vhdl xilinx cordic 2017-02-06
最新の質問