uvm

0熱

4答えて

比較シミュレーション性能

これらの私のテストベンチでのシミュレーション性能を妨げ、その理由（システムのverilogコンパイラの観点から答えを探してい）： task A; wait(dut_if.a==1); . . endtask OR task A; forever @(posedge clk) begin if(dut_if.a==1).. end endtask PS

verilog system-verilog uvm asic 2016-04-13

---