fpga

    0熱

    1答えて

    LEON SOCをカスタマイズした周辺機器、AMBA AHBスレーブを拡張した例

    ここに誰かがカスタムhwでLEON3ソフトコアを拡張していますか？私はAMBA AHBバスにカスタムペリフェラルを追加する基本的な例を探しています
    vhdl fpga system-on-chip amba 2011-01-09

    0熱

    1答えて

    Verilogソースコードfor MIPS

    誰もがパイプラインなしでシンプルなMIPS Verilogコードについて教えてもらえますか？ よろしく
    mips verilog fpga 2010-11-21

    3熱

    2答えて

    ザイリンクスISEにブロックRAMを強制的に使用させるには？

    ブロックラムの推論をテストするための小さなデバイスを合成しました。 私はXSTからのメッセージだ： 小さなRAMが するためにルックアップテーブルに を実装されますが、パフォーマンスを最大化し、 RAMリソースをブロックして保存します。 を強制的にブロックに実装する場合は、 オプション/制約ram_styleを使用します。 しかし、私はISE（私の場合は11.1）、または制約ファイルのいずれかで、
    vhdl fpga xilinx 2011-01-12

    6熱

    3答えて

    MicroblazeでXILINX XPSを使用する - FPGAをプログラムする最も速い方法

    私は、xilinx FPGA上のmicroblazeマイクロプロセッサをベースにしたマイクロコントローラを設計しています。ほとんどのハードウェアの設定は完了です。この時点で私が更新しているのは、microblaze上で実行されるcコードだけです。 XPSには、プロジェクト全体、つまりCコード部分だけを再構築する必要がない方法がありますか？プロジェクト全体を再構築するのに約20分かかります。私がしな
    fpga xilinx virtex 2009-09-04

    1熱

    1答えて

    FPGA計測の正確な時間

    FPGAとノーマルクォードx86コンピュータのアルゴリズムの実行速度を確認しています。 x86では、アルゴリズムを何度も実行し、OSのオーバーヘッドを排除するために中央値をとります。これはエラーからカーブを「消去」します。 これは問題ではありません。 FSMDはとにかくサイクルをカウントするのは簡単であるとFPGAのアルゴリズムで 尺度は、時間にサイクルを要し、その後のサイクルにあり、... 我々
    measurement fpga units-of-measurement 2010-11-26

    0熱

    2答えて

    FPGAロード・バランシング・スタック

    FPGAにロード・バランシング・スタックを実装したいと考えています。 link textこの調査以外に、利用可能なものは見つかりませんでした。 独自のまたはオープンソースのLBスタックがありますか？それは、複数のイーサネットリンクを持つFPGAの周りのハードウェアを必要とするので 乾杯、 ルイ
    load-balancing fpga 2011-01-17

    12熱

    2答えて

    ModelSimエラーコードの明確なリストはどこにありますか？

    私はModelSimでいくつかのVHDLを実行しています。 (vcom-1292) Slice range direction "downto" specified in slice with prefix of unknown direction.これは単なるメッセージ例であり、意味を理解しています メンターには、すべての可能性のあるエラーコードのリストがあり、
    vhdl fpga modelsim 2011-01-20

    7熱

    2答えて

    VHDLのフレキシブル/ジェネリックデコーダのアイデア

    セレクタのビット数とデコードされた出力信号のビット数を変更するのに十分柔軟なアドレスデコーダを作成したいと思います。 ので、代わりに静的（固定入力/出力サイズ）を有するのこのようなものになりますデコーダー： entity Address_Decoder is Generic ( C_INPUT_SIZE: integer := 2 ); Port
    vhdl fpga xilinx 2011-01-24

    3熱

    4答えて

    FPGAはどのように更新されていますか

    チップが動作している間にFPGAを更新できるという印象を受けているようです。それが正しいかどうかを知る必要があります。 私が読んだところでは、プロセッサ上で実行されているプログラムを変更するのと同じ方法でFPGAネットリストをオンデマンドで変更できます。はい、私はFPGAがプロセッサではないことを知っています。 私の前提は正しいですか？
    fpga 2010-12-08

    2熱

    1答えて

    PCからバックグラウンドでFPGAに画像を読み取る

    PCからFPGAキット（ALTERA DE2-70）に小さな画像（tif形式）を読み込んで処理する必要があります。私はどのようにVerilogでそれを行うか分からない？ Cで実行できますか？もしそうなら、どのように私のC/HDLコードを組み合わせて一緒に作業することができますか？ ありがとうございました！
    image vhdl verilog fpga hdl 2010-12-18
最新の質問