vhdl

    -1熱

    1答えて

    マルチプレクサに関する意見と事実は、実装されたVHDLコードで選択します。

    昨年の私のデジタルデザインクラスでは、構造的に同じことをした多くの異なるコードが与えられたときに、コンパイラがどのようにして同じ構造を実現するかを繰り返し聞かされました。今私のコンピュータの組織のクラスで今年私は状況に来て、他の意見と知識を測定したいと思います。 マルチプレクサが動作することを理解しているので、x個の入力を取得し、セレクタ信号に応じてこれらの入力の1つを出力します。私は、2つのN
    vhdl 2012-02-18

    0熱

    2答えて

    誰でもこのVHDLコードを手伝ってもらえますか（現在は機能していません）？

    このコードは非常にシンプルでなければならず、私は何が間違っているのか分かりません。 これは何をすべきか説明しています： 1つの7セグメントディスプレイに数値を表示する必要があります。誰かがプッシュボタンを押すたびに、その数字を1つずつ増やす必要があります。番号を0に設定するリセットボタンもあります。それだけです。ここでVHDLコードである： library IEEE; use IEEE.STD_
    vhdl 2012-02-20

    2熱

    2答えて

    信号と定数の警告のための1ビットラッチが見つかりました

    私はこのVHDLコードを2日間デバッグしようとしていましたが、どこにエラーがあるのか​​分かりません。 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity SSDDriver is Port (cp :
    vhdl 2012-02-21

    2熱

    3答えて

    ザイリンクスISE 9.2およびプログラミングFPGA

    最速のFPGAプログラミング速度を得るために、ザイリンクスISEをどのように構成する必要がありますか？ 私はSpartan 3スターターボードを持っています（FPGA chisはxc3s200です）。私はプログラミングケーブルの名前は何か分かりませんが、Spartan 3ボードのJTAGヘッダーにLPT1（パラレルポート）と他の側を接続しています。現在、プログラムには1分以上かかりますし、私のプロ
    vhdl fpga spartan 2012-02-25

    1熱

    3答えて

    VHDL文字列リテラルの正規表現

    VHDLコードを解析して、いくつかのチェックを追加しようとしています。 文字列リテラルを検索する正規表現を探しています。文字列リテラルは、なるように二重引用符で囲まれています " {characters} " 問題は現在、次の要件です：引用マーク値が、その後、文字値の 列で表現される場合 文字列リテラル内の対応する の場所に隣接する二重引用符を書き込む必要があります。 これが意味している以下の
    regex vhdl 2012-03-05

    3熱

    3答えて

    VHDLとCによるFPGAプログラミング

    私はプロジェクトがあります。私はFPGAを使用する必要があります。テーマは、乗算や除算などのタスクを実行するVHDLを使用してFPGAに回路を作成する必要があることです。次に、PowerPC（Virtex 4のマイクロコントローラ内蔵）からその回路に入力データを送信し、PowerPCを使用してFPGA回路の出力からデータを収集する必要があります。私はマニュアルを見てみましたが、FPGA回路とマイク
    c vhdl fpga powerpc 2012-03-05

    1熱

    2答えて

    ALUはどのように機能しますか？

    VHDLで8ビットALUを符号なし数値でのみ実装する。加算の結果が（1）00000000、1が実行である場合、ALUのゼロフラグを1に設定する必要がありますか？あるいは、結果は0とは違うと考えられますか？
    vhdl fpga alu 2012-03-06

    2熱

    3答えて

    FF /ラッチとその他の警告

    私のVHDLコードに何が間違っているのか理解できる人はいますか？ここでは、コードは次のとおりです。 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity main is port( --50MHz
    keyboard vhdl 2012-03-06

    2熱

    1答えて

    VHDLの定数データをRAMに設定

    最近、私はVHDLを使って16ビットRAMを書いています。私のコードは次のとおりです。私が直面 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; use IEEE.Numeric_Std.all; entity RAM is
    vhdl 2012-03-10

    3熱

    2答えて

    ModelSimメッセージビューアが空白

    私は現在、ModelSim 10.1をISE 13.4とともに使用しており、非常に単純なテストベンチを実行しています。すべてのコードはVHDLです。 先日、VHDLのassertステートメントを使用して問題が発生しました。エラーと警告がトランスクリプトに出力されます。ただし、メッセージビューアにメッセージはなく、波形ウィンドウ内にメッセージインジケータはありません。 ISE内からシミュレーションを
    message vhdl viewer modelsim 2012-03-14
最新の質問