vhdl

    1

    1答えて

    私はghdl + gtkwaveを使ってWindows 7で学習しています。 .batファイルでいくつかのシェルを呼び出すことによってシミュレーションを実行します。通常、sintaxエラーが発生したときにdosウィンドウのメッセージが表示されますが、私は理解していない、エラーはありませんが、gtkwaveは実行されません。 これはバグですか?

    3

    2答えて

    ファイルからROMをロードする必要があります。 Quartusは.mifのファイルを直接使用することができ、シミュレータ用には、(高速で汚れた).mifファイルパーサをtextioの助けを借りて作成しました。シンセサイザツール(私の場合はQuartus)を検出し、シンセサイザツールでコンパイルされていない場合にのみ、textioファイルローダプロセスを生成する方法はありますか? (the sour

    0

    2答えて

    現在、VGA経由でビデオデータを送信するデバイスの場合、VHDLで画面バッファを作成しようとしています。私はザイリンクスISE 13.1を使用しています。私はVHDLの初心者です。 私の考えは、各ピクセル(8ビット)のRGB値を含む大きな二次元配列を作成することでした。 私は問題なく配列に書き込むことができますが、読んでみるとさらに複雑になります。合成が非常に長くなり、コンピュータがシャットダウン

    2

    1答えて

    下のVHDLコードと同等のVerilogコードを作成するにはどうすればよいですか? 私はVerilogコードをVHDLコードの背後に示します。 Verilogコードはコンパイルされますが、auxはシミュレーション全体で無効です。 はVHDL: module mul( a, b, d); parameter M = 8; input [M-1:0] a, b; output

    11

    2答えて

    こんにちは私はこのコマンドを置き換える方法を見つけようとしています:Bus_S <= "0000000000000000000000000000000" & Ne;より便利なものがあります。ゼロを1つずつ数えることはあまり洗練されていません。このプログラムは、mips形式のALUのSLTユニットに関するものです。 SLTは1ビット(ADDSU32のMSB)しか得ず、32ビットすべての出力が0である

    0

    2答えて

    私はvisualC++ 2008でsystemCを使用しています。私は単純なhelloワールドプログラムを書いています。しかし、私はこのエラーを繰り返し受けています: 警告C4996: 'sprintf':この関数または変数は危険です。 なぜこれが起こっているのですか?助けていただければ幸いです。

    3

    1答えて

    返された型/値の属性を、何らかの形で、拘束のない型を返す関数の中から参照できるかどうかは疑問です。私が知っている function f return std_logic_vector is begin -- how do we access attributes of what we are returning? -- "return_type" is a placeholde

    5

    2答えて

    私はAltera DE1ボードで実装している単純な16ビット・プロセッサ用のVHDLコードでFinite State Machineを作成しようとしていました。有限状態マシンでは、16ビットのSTD_LOGIC_VECTORによってFSMに取り込まれる異なる16ビット命令を処理するCASEステートメントがあります。しかし、私は有限状態マシンが命令を解読するデコード状態で少し問題があります。命令の1

    0

    5答えて

    私はModelSimの上のDフリップフロップのためのVHDLコードを書いていると私はそれをシミュレートしようとすると、私はエラーを取得: Error: (vsim-3601) Iteration limit reached at time 400 ps. 私はわからないんだけどそれは意味しますが、私は多くのソースコードを見て、エラーがないことを確認しました。誰でも問題の原因を推測できますか?

    2

    1答えて

    私はDラッチを使ってVHDLでDフリップフロップを実装しようとしています。 しかし、クロックにエラーがあるようで、私はそれが何であるか把握できません。 私のDラッチのコードは次のとおりです。 Library ieee; Use ieee.std_logic_1164.all; entity d_latch is port (c,d : in std_logic; q,n