digital-logic

    1熱

    1答えて

    ブースの乗算アルゴリズム余分なビットがLSB

    私はブースの乗算アルゴリズムについて混乱しています。 A（7ビット）とB（7ビット）の2つの2進数を掛けたいとします。 A = 00101011（被乗数） B = 00001100（乗算器） 初期製品= 00000000000000は現在次のステップで、アルゴリズムに従って、我々は製品（14ビット）を作る=積+乗数（ + LSB位置に余分なビット（0）を追加します。上記の場合の ：最初の製品、それ
    algorithm multiplication digital-logic 2016-08-05

    0熱

    3答えて

    整数が署名されているかどうかを確認するには？

    2進数が符号付き整数か符号なし整数かをI /コンピュータがどのように伝えることができますか？ たとえば、2進数1000 0001は、符号付きの場合は-128、符号なしの場合は129と解釈できます。 Cのような言語で符号なし整数を使用する利点の1つは、符号を定義しないことで得られる余分なビットのために大きな整数を使用できることです。しかし、私には、最初のビットが符号を表すのか、それともその数の大きさ
    binary digital-logic 2016-10-13

    0熱

    1答えて

    Verilogの質問

    私のコードに何が問題なのか分かりません。今、En値にレジスタ値を割り当てる方法がわかりません。私は今、デジタル回路のコースにVerilogコードを使用する必要があります。私は少しそれにうんざりしています。 `timescale 1ns/1ps /////////////////////////////////////////////////////////////////////////////
    output verilog assign digital digital-logic 2016-03-29

    1熱

    1答えて

    VHDLステートS0は、想定されていないときにアクティブなのはなぜですか？

    私はこのコードに問題があります。状態S0は、想定されていなくても、常にアクティブであるようです。この状態の出力は反転しているように見えます（無効にする必要がある場合はアクティブです）。何か案は？最下部のシミュレーションを印刷します。おかげ library IEEE; use IEEE.STD_LOGIC_1164.all; entity ControlUnit is port(cl
    vhdl fpga altera quartus digital-logic 2016-05-19

    1熱

    2答えて

    ロジックゲートの入力の最大数はいくらですか？

    私が使用している参考文献では、通常、2または3入力の論理ゲートを参照しています。しばらくの間に4入力ゲートが来ます。しかし、論理ゲートが理論的に持つことができる入力数には一定の制限がありますか？実際の練習では、入力数が増えるにつれ複雑さが増すため、ある種の制限があると私は推測しています。しかし、ちょうど仮説的に、私たちは4に制限されていますか（これは私がこれまでにテキストで見た最大のものですから）
    logic boolean-logic digital-logic 2016-03-31

    0熱

    1答えて

    カスケード接続された2ビットコンパレータを使用した2nビットコンパレータの実装

    これまでのところ、このコードは2ビットコンパレータ用です。 module twobitcomparator(xgtyin,xety,xltyin,x1,x0,y1,y0,xgty,xety,xlty); //I/O output xgty, xety, xlty; //xgty - x>y, xlty - x<y, xety - x=y input x1, x0, y1, y0, xgtyi
    logic verilog digital-logic 2016-10-16

    -1熱

    1答えて

    このVHDLコードはなぜ機能しますか？ 4：Caseステートメント

    にコードを使用して2プライオリティエンコーダは以下の通りです： entity encoder_case is port( din : in STD_LOGIC_VECTOR(3 downto 0); dout : out STD_LOGIC_VECTOR(1 downto 0) ); end encoder_case; architecture encoder_
    vhdl modelsim digital-logic 2016-09-01

    1熱

    1答えて

    4ビット2進数の乗数を3（mod 16）

    私は過去の論文で最小積和として設計し、NANDゲートのみを使用して4ビットのバイナリ入力を受け取り、ここで wx|yz|00 01 11 10 _____|___________ 00 |0 0 1 0 01 |1 1 1 0 11 |1 1 1 0 10 |0 0 0 1 (a) wx|yz|00 01 11 10 _____|___________ 00 |0 0 1 1
    circuit digital-logic truthtable karnaugh-map 2012-04-24

    1熱

    1答えて

    ラダーロジックでTフリップフロップを作成する方法は？

    これは2つのモータを交互に切り替える必要のあるブリッジアプリケーションです。したがって、最初の昇降ブリッジサイクルでモーター1を使用する場合は、2番目のブリッジサイクルにモーター2を使用する必要があります。ブリッジが完全に装着されると、2つのモータを切り替えるために使用する必要があるデジタル信号が送信されます。あなたは1つの入力が必要なのでTフリップフロップを使うことができます。これをラダーロジッ
    plc digital-logic flip-flop 2016-04-13

    0熱

    2答えて

    プライオリティエンコーダ用のVerilogコード

    プライオリティエンコーダ用のVerilogコードを作成しましたが、このコードはシミュレーション目的では問題ありませんか？合成目的のコードは何ですか？あなたの意見や考えをあきらめてください。 module pri_encoder(y,i,enable); output reg [3:0]y; input [15:0]i; input enable; [email protected](i
    verilog digital-logic 2016-09-10
最新の質問