karnaugh-map

0熱

1答えて

変数がどちら側にあるかを決定する3つ以上の変数のカルノー地図では、解を簡単に見つけやすくなります。しかし、どの変数がどのような方向に向いているかは、どのようにしてわかりますかなど。変数x、y、zについては、 xとyを行ヘッダーとして、zを行ヘッダーとして、またはyとzを列ヘッダーとして、xを行ヘッダーとして2つの異なる表を与えることができます。

1熱

3答えて

代数的還元を解くK-Map

私はK-Mapを使って代数的表現を検証する助けが必要です。私が投稿している表現は、実際に私の教授によって行われましたが、実際の目的では、答えが正しいことを確認するためにK-Mapを使用したかったのです。私は答えが正しいことを証明するために私のK-地図ソリューションを試したとき -> X • Y + X' • Y • Z' + Y • Z = -> X • Y •(Z + Z') + X

1熱

1答えて

4ビット2進数の乗数を3（mod 16）

私は過去の論文で最小積和として設計し、NANDゲートのみを使用して4ビットのバイナリ入力を受け取り、ここで wx|yz|00 01 11 10 _____|___________ 00 |0 0 1 0 01 |1 1 1 0 11 |1 1 1 0 10 |0 0 0 1 (a) wx|yz|00 01 11 10 _____|___________ 00 |0 0 1 1

0熱

3答えて

Karnaughマップで真理値表を減らす

私はK-マップでブール式を減らそうとしています。しかし、私がマップを作るとき、私はマップを作ることができない3つの真の値で終わります。このマップを簡略化する方法はありますか？元の式は： Y1 = A1 B1 A2' B2' + A1 B1 A2 B2' + A1 B1 A2' B2 おかげで助けをたくさん。画像は真理値表とK-マップマップはあまり意味がないの簡素化

1熱

1答えて

karnaughのマップ技法を使用する回路

組み合わせ回路は、4ビット入力の1ビットの出現回数を数えるように設計する必要があります。しかしながら、入力1111は回路にとって無効な入力であり、そのような場合の出力は00となる。このような回路に対する有効な入力は、出力11では1110であり、別の有効な入力は、出力10の1010であってもよい。回路の真理値表を描く。 Karnaughマップを使用して回路を設計し、AND、OR、NOTゲートを使

4熱

2答えて

デジタルロジック - Karnaugh地図

最初の問題はこのように始まります。 6つの州があります。 w = 1が次の状態に移動する各状態で、w = 0のとき、現在の状態に留まる。各状態で、標準7 LEDディスプレイ（BCD）を使用して数値を表示します。これらの数字は8です - > 1 - > 9 - > 4 - > 2 - >だからここ2 この問題での私の試みがあります。私は、状態テーブルで始まる：左から右Y2、Y1、Y0 w=0 w=

-3熱

1答えて

プライム数検出器、デジタルロジックカルノーマップ

は、一方は7ビットを有する必要があるが、私は7つの変数を有するK-マップの描画を開始する方法を知らない Here's 5変数のk-mapを行うチュートリアル、SOP方程式は次の通りです。 F = a 'b' e + a 'b' c 'd + bcd' e + acde + b 'c' e ' c 'de 私はVHDLで使うことができると思いますが、いくつかの数字を入力し、数字が素数ならば1、そうで

0熱

1答えて

karnaughマップでの簡略化

私は2つのブール方程式を持っていますが、karnaugh-mapsでそれらを単純化しなければなりませんが、手順を理解するのに少し問題があります：まず、〜c * d）+（〜a * b * c * d）である。これは〜a * b * dに減少します。ビットはcで変化するので、cは無関係で問題はありません。今問題：B *〜A + a * b *表〜これが削減をC〜A * B + B *〜C。ここ

3熱

1答えて

多値論理を効率的な論理論理に変換するにはどうすればよいですか？

Sが{0₁, ¯1₂, 0₂, 1₂, ¯2₃, ¯1₃, 0₃, 1₃, 2₃, ¯3₄, ¯2₄, ¯1₄, 0₄, 1₄, 2₄, 3₄}であるとします。私はS上で、次の操作を定義したい：と場合のみSが負の場合は1を返し S < 0。 ¯SSの否定を返します。 S + 0Sに0を加えたものです。Sは変更されていません。 S + 1Sの絶対値+1に添字を法とする1を返します。たとえば： ¯1₃