このVHDLコードはなぜ機能しますか？ 4：Caseステートメント

Question

にコードを使用して2プライオリティエンコーダは以下の通りです：

entity encoder_case is 
port(
    din : in STD_LOGIC_VECTOR(3 downto 0); 
    dout : out STD_LOGIC_VECTOR(1 downto 0) 
    ); 
end encoder_case; 

architecture encoder_case_arc of encoder_case is 
begin 
encoder : process (din) is 
begin 
    case din is 
     when "1000" => dout <= "00"; 
     when "0100" => dout <= "01"; 
     when "0010" => dout <= "10"; 
     when "0001" => dout <= "11"; 
     when others => dout <= "ZZ"; 
    end case; 
end process encoder; 
end encoder_case_arc; 

今、あなたは、このコードは、DIN等、「0101」、「1010」のときのようにしかし、のために例のソをカバーしていないことを期待したいですそれらの入力、doutはそれぞれ "10"と "11"を生成します。なぜこれは機能しますか？ VHDLは上位ビットにインテリジェントに高い優先順位を与えますか？ここで優先エンコーダを達成しようとしていることは「分かっていますか？

Answer 1

「その他」のすべてのケースでは、別の信号がdoutを駆動する場合を除いて、「ZZ」が生成されます。これを明確にするために、実際にテストベンチと波形が必要です。

あなたの他の質問については、オプションの順番ではなく、確かに上位/下位ビットの意味ではなく、優先度のようなものはありません。

そして確かにあなたがしたいことを「知っている」わけではありません。あなたが得るものは、いつものように、あなたが書いたものです...あなたが時々正確に書いたものを理解するのにちょっと時間がかかるかもしれません。