VHDLにstd_logic_vectorsの配列を作成しようとしています。この配列は、バレルシフタを作成するためにgenerateステートメントで使用されます。配列の各要素(配列、ベクトル)は個別にアドレス可能なビットでなければなりません。ここに私のコードのいくつかがあります。 信号宣言:アーキテクチャで type stage_t is array(4 downto 0) of std_logi
私は8ビットの符号付き変数Aと3ビットの値nを持っています。私は演算子をalwaysステートメントでn回シフトしたいが、それはうまく動作せず、出力はxである。 reg signed [7:0] A = //something;
reg [2:0] n = 3'b//something
always @(A, n) begin
w = 8'b0;
w = A >> n;
どのようなタイプ
私は真理値表を作成し、これからブーリアン式(f = B'A '+ CA' + DC '+ DB + D'CB')を作成しました。 Quartusを使用して回路に変換します。 私はデジタルロジックを初めて使いました。私が試みたことが正しいかどうか教えてくれる誰かの助けが必要です。 「デバイスサポートがインストールされていません」という理由で回線をコンパイルできません。もし誰かがそれを得るための正しい