verilog

-4熱

1答えて

ワイヤーとトリネット、ワンド、トライアンドとサンプルの違いは何ですか？

私はVerilogを学んでいます。私はワイヤー&トリネットタイプ、ワンド&トライアングルネットタイプの違いを理解していません。ワンドとトライアンドとしてネットを指定する必要があるのはどこですか？

verilog 2017-08-06

---

-1熱

1答えて

ミニプロセッサのFSMがブランチ・イコール・ループに固執しました

私たちはミニプロセッサを書いて、そのメモリに書かれた命令に従って情報を解析しています。 テストベンチの最初の命令（メモリ内のアドレス0）はで、ループはif (delimeter == 0) jump 0と書かれています。 デリミタを待つ場合と分岐が等しい（分岐が等しくない）一般的な場合を区別するために、特定のwaiting_for_delimeter信号を追加しましたが、命令フェッチにはクロックサ

verilog pipeline system-verilog processor fsm 2017-08-07

---

-2熱

2答えて

Verilogの16進値はforループを生成します

私はforループで16進数を使用する必要があるsystemverilogにこのコードを書いています。私は構文とコードの下で試しています。 genvar i,j; localparam int i_d = 1; localparam int j_d = 134; generate for (i = 8'h01; i <= MAX1; i = i + INCR) begin

for-loop verilog system-verilog 2017-08-07

---

-2熱

1答えて

2つのレジスタによって駆動されるオペランド付きalu用のVerilogコード

2つのオペランドが2つのレジスタによって駆動されるALUを設計しています。私はALUを設計し、別のモジュールとして登録しています。私はこれらのモジュールをどのように統合し、ビヘイビアモデルでVerilogコードを作成するのかを知りません。 まずはお手伝いをしてください。

verilog 2017-08-07

---

-2熱

1答えて

Verilog構文エラーの近くに「<=」をcase文のコードスニペットで

内： reg [4:0] status_led = 5'b00100; case (status_led) default: begin if (rotation) begin status_led[4] <= status_led[3]; status_led[3] <= status_led[2]; s

verilog 2017-08-08

---

0熱

1答えて

浮動小数点を含む行列をFPGAに乗算する方法は？

HDLの行列乗算について質問したいと思います。私は6ヶ月間、FPGAとASICの設計について学んできましたが、まだVerilog/VHDLを使ってFPGAをプログラミングするのに十分な経験はありません。私は迅速な検索をして、Verilyが私に適していることを発見しました。とにかく私は初心者だと思っています。今までは、ザイリンクスのSpartan 3E-XCS1600E MicroBlazeスタータ

matrix floating-point verilog simulink hdl 2017-08-10

---

-1熱

1答えて

ケースステートメント以外のルックアップテーブルの作成方法

ルックアップテーブルが必要なコードを試していました。ルックアップテーブルを作成したり、ルックアップテーブルに値を格納するためにcase文を使用する以外の方法があるかどうかを知りたかったのです。

verilog crc32 2017-08-11

---

-1熱

1答えて

Verilogでファイル操作を行う方法は？

このconv1では、conv2 ...は自分の出力です。これらの値をテキストファイル、行単位、または,の2つの値の間に書きたいと思います。上記のコマンドを実行している間、私は1行だけの値を取得しています。

verilog system-verilog 2017-08-12

---

0熱

1答えて

REGは、この文脈では合法左辺値ではありません[6.1.2（IEEE）]

私は2つのファイル、sell.vとselltest.vでncverilogを行い、そのログファイルは言う：だけ私の selltest.v `ncelab: *E,RANOTL (./selltest.v,6|36): A reg is not a legal lvalue in this context [6.1.2(IEEE)]. vendor vendor(NT5,NT10,clk,rese

verilog 2017-08-14

---