cpu-architecture

0熱

1答えて

同じ配列アドレスに空間的および時間的局所性の両方を繰り返しアクセスしていますか？

このコード部分に空間的な局所性があるかどうかは疑問です。私は時の局所性を持っているという強い感情を持っています。私の仲間には空間的な地域性があると言われていますが、空間的な地域性がないような気がします。コードの部分は次のとおりです。 for (i = 0; i < S; i++) { read A[2]; }

1熱

1答えて

私のインテルシステム

私は現在、プロセッサと一緒に、Windowsの8 ProのOSを使用していますから、CPUやコア情報を検出：インテル（R）Core（TM）i7-4790 CPUの@の3.60GHzを、RAM 8ギガバイトと。私は物理プロセッサの数と、実際のコアの数を知りたいと思っていました。私は、このインテルのサイトhereでこのプロセッサーは、インテルの情報を探していたときに、ハードウェアとこの議論hereの

0熱

1答えて

32ビット論理アドレスを持つバイト・アドレス可能メモリーの合計サイズは？

論理アドレスが32ビットの場合、2^32アドレス行を持つことができ、各行は32ビット（4バイト）で構成されます。したがって、メモリの合計サイズは、32 * 2^32ビット（1行あたりのビット数*行数なし）である必要があります。しかし2^32バイトしかないのはなぜですか？

2熱

2答えて

ビッグ/リトルエンディアンでのポインタの減算

これは、文字列の長さを見つけるサンプルプログラムです。 { char *ptr="Autobiography Of Yogi"; char *a = ptr , *b = &ptr[20]; printf(" length is %d ", (b-a)+1); // subtracting pointers to find string length

0熱

1答えて

システムアーキテクチャを検出するには

ノートパソコンのアーキテクチャを検出するための非常に単純なコードを実行しようとしています。以下はコードです。私のラップトップは64ビットですが、32ビットのメッセージボックスも表示されます。コードに欠けているものはありますか？ #Load assembly add-type -assemblyname system.windows.forms #Assign messagebox to va

3熱

1答えて

読み込み（プリフェッチを含む）のためにl1/l2キャッシュにロードされた行数を測定しますか？

私はL1キャッシュ（プロセッサーIntel Broadwell）にロードされたキャッシュラインの数を決定しようとしています。私のカーネルコードは、私がPERFイベントL1-dcache-load-missesを使用しています a[i] = 2*b[i] + 2.3 // i from 0 to pow(10,8) です。測定された数は予想より2倍です。私は6Mの負荷と6Mの店を期待しています。しか

0熱

1答えて

ARM TrustZone APIはどこですか？

私は腕のウェブサイトを検索するが、TrustZoneのAPIへのエントリが見つかりませんでしたtrustzone_security_whitepaper.pdfで、章5.5のTrustZoneのAPI、 >To encourage the development of security solutions ARM have produced a >standardized software AP

-1熱

1答えて

プロセッサレジスタと命令レジスタの違いは何ですか？

Processor registerとInstruction registerのCPUの違いは何ですか？それぞれは何のために使用された？はプロセッサレジスタの命令レジスタ部分ですか？

0熱

2答えて

ページテーブルエントリサイズ - なぜ2の累乗ですか？

ページテーブルのエントリサイズは物理アドレスが22、ダーティビットなどが26ビットしか必要ではないという問題を解決しました。しかし、それは32に丸められました。なぜなら、26は2の累乗ではないからです。私が紛失している単純なものでなければならないのですが、なぜそれをしなければならないのですか？ありがとう！