cpu-architecture

-1熱

1答えて

私は、一部のアルゴリズムとインラインアセンブリがプラットフォームに依存する可能性があることを理解します。たとえば、コンパイラを書く場合、コンパイラのソースコードはプラットフォームに依存しますか？コンパイラをコンパイルすると、私のアーキテクチャに対応するソースコードと同じバージョンを使用する必要がありますか？

3熱

1答えて

2スレッドCPUの実行時間の計算？

3つのプログラムP0、P1、P2と2つのCPUと各CPUが2つのスレッドを持つと仮定すると、プログラムの実行時間はそれぞれ5,10,20msecです。どの3つのプログラムを実行するのにどれくらい時間がかかりますか？ CPUを変更せず、実行中にブロックしないと仮定します。私の答えは20msecです。なぜなら、CPU上でプログラムをどのように編成しても、最も遅いプログラム（P2）ほど速く完了するため

1熱

2答えて

アプリケーションのOSが32ビットまたは64ビットで動作しているかどうかを確認する方法はありますか？

64ビットが完璧かどうかを判断するブール値ですが、ビット数を表す整数も問題ありません。私は、統計のためにPCのアーキテクチャに関するいくつかの情報を取りたいと思います。

0熱

2答えて

メモリ位置の最大範囲をワークアウト

は、誰かが私はこの質問を理解するのに役立ちます：なメインメモリロケーションの正しいする最大の範囲で、次のAMD FX8350 としてアドレス指定可能なメインメモリの64ギガバイトを提供するプロセッサそのようなプロセッサのために？ 0x3F FFFF TO 0x3FF にA.0x000 B.0x0 0000 C.0x000 0000 0x3FF FFFF TO D.0x0 0000 0000は0x

4熱

1答えて

フラグレジスタの予約/未定義ビットの目的は何ですか？

Z80、8080、8085、および8086プロセッサのフラグレジスタでは、ビット1,3,5の目的は "予約済み"または "未定義"として文書化されていますか？

0熱

1答えて

仮想インデックス付き仮想タグ付きキャッシュ

仮想インデックス付きの仮想タグ付きキャッシュについては、ここでは仮想アドレスをページ番号とページオフセットに分けています。このページ番号を使用してキャッシュブロックを取得します。キャッシュミスがある場合、TLBを使用して変換をアドレス指定し、メインメモリから適切なキャッシュブロックをフェッチします。ここでは「インデックスされた」という単語の意味は何ですか？それはキャッシュラインが対処される方法で

0熱

1答えて

平均メモリアクセス時間が25％のメモリ命令

* Iキャッシュのヒット率は0.95、ヒット率の時間は3サイクル、Dキャッシュのヒット率は0.85（3サイクル）です。両方のミスペナルティは40サイクルです。 0.25メモリ命令のAMATとは何ですか？ Iが正常計算値： AMAT_Total = 1/1.25 * AMAT_I +： AMAT_I = 3 + 0.05 * 40 = 5 AMAT_D = 3 + 0.15 * 40 = 9 ソリュ

0熱

1答えて

複数レベルのキャッシュアクセス時間

L1とL2の2つのキャッシュがあり、L1が第1レベルのキャッシュで、L2が下位レベルのキャッシュである場合。 L1にミスがあり、L2にヒットがあるとします。 L2から必要なブロックをL1に移動し、L1から必要なバイトにアクセスするか、L2から必要なバイトに直接アクセスする必要がありますか？平均アクセス時間を与えることができるよう - H1（T1）+（1-H1）、（H2） H1（T1 + T2）：

-1熱

1答えて

ダイレクトマップキャッシュ、ヒットまたはミス？

私は運動に問題があります：キャッシュDM。キャッシュサイズ - 64kB、1行サイズ - 64B。オンにした後、までプロセッサ住所が読んでいる：になりますときに私は、言っている 0x00000 0x0003C 0x0013C 0xF0038 0x00015 0x00130 をミス、そしていつヒットするのか。私はこれに似た演習のいくつかの例を見つけましたが、16進数の住所とは何をするべきかわかりま

2熱

1答えて

数

私はアムダールの法則を使用してコードの高速化を計算しようとすると、以下のよ、私のCPUのスペックです：アムダールの法則： - Speedup = 1/1-p+ (p/n) のn =プロセッサ数。は私の仕様によると、それは言うコア= 4しばらくの論理プロセッサ= 8私は式のnumber of processorsとして使用する必要がありますどのような？