プロセッサレジスタと命令レジスタの違いは何ですか？

Question

Processor registerとInstruction registerのCPUの違いは何ですか？それぞれは何のために使用された？ はプロセッサレジスタの命令レジスタ部分ですか？

Answer 1

あなたの質問にそのようなリンクを使用するのは嫌になります。この場合、リンクは適切な説明を提供します。

ARMプロセッサ（複数の場合があります）を勉強している場合は、すでにプロセッサレジスタを理解しています。それらの別の名前は汎用レジスタです。彼らはプログラム内の変数に非常によく似たこの高いレベルの考え方にあります。 ARMではこれらはr0、r1、r2、r3などとなるでしょう

命令レジスタはもっとコンセプトです。命令が生きる場所はちょうど1つではありません。それを除いて。どのようにCPUを動作させる必要がありますか？それは、メモリ、フラッシュまたはラムから命令をフェッチしなければならない、またはそれらをそれらに任せることができる。次に、ロジックはそれらのビットを検査し、どの命令であるのかを判断し、そこから何をするべきかを判断する必要があります。

ARMv5のARMアーキテクチャリファレンスマニュアル、または基本的に見つかった最も古いものから始めることをお勧めします。その古いものは、始動のためのより良いものであり、あとで来るすべての保護および他の機能があまりにも複雑ではなく、ナットおよびボルトをカバーする。

だから親指の命令を追加することができます。

add r1,r2,r3 

私はそれを組み立てた後、私は

Disassembly of section .text: 

00000000 <.text>: 
    0: 18d1  adds r1, r2, r3 

そして、私はトップ7ビットは3つのレジスタを記述した3ビットの0b0001100その後、三つのグループであることが予想まさにであるARMのARMを見を得る分解、2つの入力オペランドがデスティネーションであり、必ずしもその順序ではない。

これでプロセッサはどのように役立ちますか？まず、メモリから命令を取得しなければならないので、それらのビット0x18D1を得るために何らかの種類の読み出し（フェッチは単なる読み出しです）をメモリから行います。次に、それらのビットをデコードする必要があります。まあ、それらのビットをデコードしている間に、クロックサイクルの期間より長くこれらのビットを格納する必要があります。それは一般にレジスタにラッチされることを意味します。まあ汎用レジスタはどこに行くのかわからない、この命令を格納する必要があるプロセッサのどこかにある。そして、それを命令レジスタと呼んでいたいなら、そうしてください。プロセッサに一時的に格納されている間に、これらのビットをデコードすることができます。ロジックによっては上位7ビットが認識され、「だれでも3つのレジスタが追加されます」というメッセージが表示され、プロセッサは2つの入力レジスタを取得する必要があります。汎用またはウィキペディアの用語を使用する、プロセッサレジスタ。これらはまた、aluにフィードしたり、加算回路にフィードする他のレジスタにラッチされるかもしれません。あるいは、その必要がなくても、設計に依存します。加算が行われ、結果はデスティネーションレジスタ、別のプロセッサレジスタに移動する必要があります。さらに別のレジスタ、プロセッサ状態レジスタ（総称して）またはPSR、またはARM用語CPSRに進むフラグとともに、

パイプラインでは複雑になりますが、パイプラインはドキュメンタリーで見た組立ラインだけではなく、おそらく最初の知識を持っています。パイプラインはあなたのwikipediaページを命令レジスタのラインで使用しています。プログラミング用語を使用して配列を作成することができます。命令はフェッチされ、パイプ内の最初のステージに当たって、アセンブリラインのように各ステージで異なるタスクが発生します。ある時点で命令をデコードし、ある時点でオペランドが要求され、表示されます。出力はフラグと共にどこかに行く必要があります。この追加がパイプを通って理想的にはそのすぐ後ろを移動する間は、もう1つの追加があります。組立ラインの赤い車のように、白と緑がそれぞれ同じステップを踏んで、車輪をドアなどに置いてください。