Pipeline MultiplierとSigned Adding Accumulatorを処理した後、Pipeline AccumulatorをVHDLに実装できるかどうかは疑問でした。パイプラインアキュムレータVHDL
Core Genを利用しているので、私はこれについてどうやって行くのかわかりません。アキュムレータの代わりにレジスタを使用して、レジスタを更新し続けますか？私はどんなアイデアにも感謝し、これに助けてくれるでしょう！
Core-Genでアキュムレータをインスタンス化するときに、目的のレイテンシを指定できます。ザイリンクスのツールは適切な数のレジスタを挿入し、自動的に加算器のロジックを最適化します。
完全使用の詳細については、ザイリンクスのAccumulatorのデータシートを参照してください。
パイプラインアキュムレータはかなり簡単です。 32ビットアキュムレータの場合、32ビットを各パイプラインステージに収まるチャンクに分割します。この例では、各パイプラインステージで8ビットを使用します。その後、それを計算するために4つの段階が必要になります。 8ビットの各ステージにはオーバーフロービットがあり、次のステージの8ビットへのキャリーインとして使用されます。
coregenのMACコアラッパーはすべてそのまま使用できます。あなたが乗算/蓄積する必要があるものだけを差し込み、署名したいことを伝えてから、パイプラインの深さでプレイしてください。古典的な速度/サイズのトレードオフです。