私は、プログラムメモリの内容がBRAMに保持されているプロセッサベースのデザインをシミュレートしています。私はVHDL(推論BRAMs)を使用してプログラムのメモリを実現しています。私はCoreGenを避けようとしています。デザインを移植性を保ちたいからです。最終的にこのデザインはFPGAに移行します。VHDLのBRAM_INIT
私は、VHDLジェネリックを使用してBRAMのメモリ内容を初期化する方法があるかどうかを検討していますか?私は、CoregenがCOEファイルを使用してBRAMを初期化することを理解していますが、これを行うためのVHDLコードベースの方法はありますか?
あなたの代替提案もお知らせください。
感謝を示しています。私はそれがファイル名として一般的な文字列を使用するように管理しました。 – boffin