良いVHDLコーディングスタイルガイドとベストプラクティスガイドについて知っていますか？ swでは多くのマテリアルがありますが、VHDLについては参考例はありません。私はそれぞれのメーカーが独自の合成ツールを持っていて、コードの解釈が変わるからだと思います。VHDLコーディングスタイルとベストプラクティスリファレンスガイド
私は大きな本の代わりに短いガイドを探しています。
ありがとうございます！それはまたはであってもなくてもよいので、一般的には
は、私はかなり頻繁に使用するクイックリファレンスガイドでは、それは主にVHDLを最適化し、より多くのことを学ぶことを目指しています、本当に良いシンタックスとコメントをそこに持って
http://allaboutfpga.com/category/vhdl/例です役に立った
ザイリンクスツールを使用している場合は、リザルトメソドロジ（https://www.amazon.com/Reuse-Methodology-Manual-System-Designs/dp/1402071418/ref=dp_ob_title_bk）のような本を避けたい場合は、これらのツールに慣れることをお勧めします。設計者はVHDLをガイドします。
一般的に理解されている他のルールは、ポートでstd_logicを使用し、可読性を表にし、出力を登録し、可能な限りモジュール化するようなものです。
ハードウェア記述言語（Verilog、VHDLなど）のベストプラクティスは何ですか？（http://stackoverflow.com/questions/326880/what-are-the-best-practices-for-hardware -description-languages-verilog-vhdl-et） –