私は約30の入力を持つコンポーネントを持っており、同じ量のベクトルを持っています。私は、ベクター内のすべてのスロットを書き出すより速くこれを行う方法があるポートベクトルをVHDLのstd_inにポートマッピングする?
component port map(vector(0), vector(1), .... ,vector(31));
の線に沿ってコンポーネントをマッピングしたいですか?
おかげ
私は約30の入力を持つコンポーネントを持っており、同じ量のベクトルを持っています。私は、ベクター内のすべてのスロットを書き出すより速くこれを行う方法があるポートベクトルをVHDLのstd_inにポートマッピングする?
component port map(vector(0), vector(1), .... ,vector(31));
の線に沿ってコンポーネントをマッピングしたいですか?
おかげ
は、私はあなたが少なくとも一度ベクトル内のすべてのスロットを列挙しなければならないと考えています。複数の場所でこれを実行している場合は、既存のコンポーネントのラッパーを作成してベクターを受け取り、そのベクターをラッパーに直接割り当てることができます。次に、ベクトル要素を(ラッパーで)一度列挙すればよいだけです。
カスタムタイプと変換関数を使用して、「よりきれいな」コードを使用することもできました。カスタム集約タイプを作成し、それらを論理的に使用することができます(つまり、memory.addr、memory.data、memory.wr)。関数を使用してstandard_logic_vectorをバンドルして(バンドルから)レジスタやFIFOインターフェイスなど)、どのような制約を扱っているのかは言及していません。