（システム）Verilog、特にquartusとSynopsysのツール固有の定義DC

Question

（システム）VerilogでおもちゃCPUを作成しています。また、ツール固有のIPを使用しているレジスタモジュールもあります。 Synopsys Design Compilerに関してDesignWareの 'DW_ram'アルテラのFPGAに関して 'Altera_sync_ram'

Synopsys DCまたはQuartus Prime Proが自動的にパーサーに渡して、両方のツールで互換性のあるコードを作成するという定義はありますか？

このような定義が少なくとも1つあれば（たとえば、DCの場合はDESIGNCOMPILER）、次のコードが可能です。

`ifdef DESIGNCOMPILER 
    DW_RAM my_register (.*); 
`else 
    Altera_sync_ram my_register (.*); 
`endif 

ありがとうございます。

Answer 1

Synopsys Design Compilerはifdefディレクティブをサポートしています。定義を以下の例のようにデザインを読みながら渡すことができます。

analyze -format sverilog -define DESIGNCOMPILER MyDesign.sv