Verilog Dフリップフロップの2つのカウンタで除算を行う

Question

以下のモジュールの下にDFFがあります。

d_flip_flop_edge_triggered DFFT(Q, Qn, C, D); 

しかし、私は「Qnの」に「D」の入力を切り替えると、 - devideバイ2カウンタを作るために - テストベンチ出力はQ又はQnのいずれかを示していません。エラーがあるかのように赤色になります。

はここで完全なコードです：

module divBy2UsingDFF(Q, Qn, C, D 
    ); 
    output Q; 
    output Qn; 
    input C; 
    input D; 
    wire Qn; 
    d_flip_flop_edge_triggered DFFT(Q, Qn, C, Qn); 

endmodule 

私はVerilogのために新たなんだと私はその構文の問題を推測しています。

Answer 1

シミュレータのQ値を確認してください。赤色はおそらくXを意味します。これは、フリップフロップのデータ値が通常はリセット後に不定であることを示します。

• が
• をリセット非同期でフリップフロップを使用して、データフリップフロップところで

のための同期ロードを追加します。

は、これに対処するには、いくつかの方法があります。 DFFTをインスタンス化する代わりに、alwaysでフリップフロップの分周器を書くことができます。また、wire Qn;は必要ありません。