Verilogで2つのレジスタをサブ抽象化

Question

私は問題があります：レジスタから値を引く必要があります。結果が否定的か肯定的かどうかをどのようにして知るのですか？

localparam num_of_clocks = 10000000; 

reg [23:0] DELAY; 
reg [23:0] COUNTER; 

DELAY = COUNTER - num_of_clocks; 

遅延記号の小数点を記号で表示する必要があります。それを行う正しい方法は何ですか？私が試したことは何も動作していないようです。

Answer 1

変数の作成はどうですか？signed？

localparam num_of_clocks = 10000000; 

reg signed [23:0] DELAY; 
reg signed [23:0] COUNTER; 

DELAY = COUNTER - num_of_clocks; 

https://www.edaplayground.com/x/3xLp