digital-design

    1

    2答えて

    パルスの場合はパルスシンクロナイザーを使用し、レベル信号の場合は2フロップシンクロナイザーを使用しますが、信号がパルスまたはレベル動作の場合はどうなりますか?それを同期させる方法はありますか?

    0

    1答えて

    インスタンス化されたコンポーネントを持つ4ビットカウンタを作成しようとしています。私がシミュレートすると、出力は0とX(未知の信号)の間で切り替わります。私は何が間違っているのか分かりません。 シミュレーション、回路図、およびコードを以下に示します。 4ビットモジュロカウンタ ビットスライス library ieee; use ieee.std_logic_1164.all;

    1

    1答えて

    ChiselのRegとMemの使用法の違いを知りたいのですが、共通シナリオでどちらを選択するかはどのように決定できますか。私はMemは、大量のデータを保存するときに、FPGaスライス内のフリップフロップを使用するのではなく、SRAMにデータを保存することを想定していると思いますか? 大きなレジスタファイル(通常の10倍のサイズ)を実装したい場合は、MemとRegのisteadを使用するのが最善でし

    0

    1答えて

    Verilogで加算器のゲートレベルコードを書いています。加算器の出力を下に示します。あなたが見ることができるように、sumとcoutは常にzにあります。どうしてか分かりません。私は何が欠けているか確認できますか?御時間ありがとうございます。 OUTPUT: = X、B = X、CIN = X、SUMM = Z、COUT = Z時= 0 = 0、B = 0、CIN = 0、SUMM = Z、COU

    -1

    1答えて

    基本的にVerilogの新機能であり、構文がどのように機能し、このようなことがわかりません。 下に4ビットカウンタをインクリメントまたはデクリメントするアルテラボード上の押しボタンスイッチを使用しよう 割り当てがあります。オンボードLEDを使用してカウンタの値を表示する必要があります。スイッチを使用してカウンタの方向を制御し、プッシュボタンを押してカウンタ値を変更します。 これは私が今までに得たこ

    -2

    1答えて

    4ビット乗算器に基づいて8ビット乗算器を設計しようとしています。これは私のコードです: module _8bit_multiply(a, b, q); input [7:0] a; input [7:0] b; output [15:0] q; wire [7:0] q0; wire [7:0] q1; wire [11:0] q2; wire [11:0] q3; wire

    -1

    3答えて

    私はIEEEの倍精度浮動小数点標準に関するデジタルデザインプロジェクト(Verilog)に取り組んでいます。 IEEE浮動小数点表現に関する質問があります。 IEEE浮動小数点表現では、数値は正規化された形式で表されます。これは、仮数ビットがデフォルトでは1(仮ビットとも呼ばれます)とみなされることを意味します。 浮動小数点数が正規化されていない場合、仮数ビットは0とみなされ、指数は小数点を左にシ

    2

    1答えて

    私はTaylorシリーズを使ってVerilogでCOS X関数を実装しようとしています。 "テイラー級数近似を使用してcosXを計算するためのVerilogコードを作成してください。X = 0の符号付き10進基数形式のソースとテストベンチコードを添付してください10°の増分で360°まで " 私は進む前にいくつかのことを理解する必要があります。 10°0°〜360°=> 36位小数で 36は、6ビ

    -2

    1答えて

    これは非常に単純ですが、もう少し長い質問かもしれませんが、私はすべての助けに感謝します! (正確にはのSpartan-3E)FPGAカード - 8つのスイッチ、8個のLED、および非常に単純なVerilogコード: は、ここで我々が持っているものだ module Lab1_1( input [7:0] sw, output [7:0] ld ); assign