2016-09-22 11 views
-2

これは非常に単純ですが、もう少し長い質問かもしれませんが、私はすべての助けに感謝します! (正確にはのSpartan-3E)FPGAカード - 8つのスイッチ、8個のLED、および非常に単純なVerilogコード:
は、ここで我々が持っているものだ回路のエラーチェック

module Lab1_1(
    input [7:0] sw, 
    output [7:0] ld 
    ); 
    assign ld = sw; 
endmodule 

これはLEDにスイッチを接続するようにするときSW [ 0]は1、ld [0]も1(または少なくともなることを意図している)などです。

これに対するエクササイズ(簡体字と英語の翻訳):
"次のタイプのPCBのエラー:
- 信号が伝送されない(導体が破れている)
- 信号i 0または1にスタックされています
- 2つ以上の隣接信号が短絡します(非隣接では不可能)

これらの種類のエラーでは、必要なテストベクトルの数と種類チェックが包括的であることを確認しますか? (せいぜい我々は少し過ぎると思われる256個のテストベクトルを、持っている。)」

私は私が問題か、私は解決策を起動する必要があります方法を理解するのに役立ちます何のために本当に感謝してます!:)

答えて

1
信号は、すべての信号が共に0と1の状態に行使しなければならない(導体が引き裂かれる)

伝達されない。

信号が0又は1に貼り付けられている

1 -> 0 -> 1または0 -> 1 -> 0遷移は、任意の2つの以上の隣接する信号が短絡に入るすべてのビット

のために行使しなければならない(非近隣では不可能!)

ですかどのネットがFPGA上でルーティングされた後に隣接しているかも知っていますか?その場合、隣接するすべての信号は、相補的な0 -> 1 -> 0および1 -> 0 -> 1州で行使されなければなりません。私。 'hAA -> 'h55 -> 'hAA

短絡チェックでは、テスト中に消費電流を監視する必要があります。

しかし、RTLで隣接するビットがルーティングされたFPGAの近隣ノードであるという保証はありません。