VHDLと 'report'ステートメントを使用

Question

私が書いたいくつかのVHDLコードに問題がありました（興味がある場合は、私の他の質問を参照してください：VHDL integer'image Returns "0"）。私は自分の変数に何が起こっているかを見るために何らかの方法が必要です。私が読んだものは、出力を見るために 'report'ステートメントを使うことができるはずだが、私が読んだことは何もないと伝えている。ここではと出てくる。

だから私の質問はこれです：

私はVHDLコードを書き、アルテラDE2 FPGAボードをプログラミング...私はいくつかの出力を得るためにレポートステートメントを使用することができ、そうであれば、どのようにしていますか？現在、私はアルテラのQuartus IIソフトウェアを使用しています。私はModelSimをインストールしようとしましたが、学生版はWindows 7で動作していないようです（セットアップを実行しても表示されないインストーラを手に入れることもできません）。

ありがとうございます！

Answer 1

レポートステートメントは、その出力をシミュレータのコンソールに出力します。アルテラで作業する場合は、おそらく、出荷するModelSimバージョンが必要です。

a := 5; 
report "The value of 'a' is " & integer'image(a); 

人々はまた彼らのコードをデバッグするために波トレースを使用しています。しかし、そのためにもシミュレータが必要です。

あなたはModelSimのシミュレータのコンソールに、あなたのWindows 7

Answer 2

REPORT印刷物上に設置取得する方法を見つける必要があります。

GUIモードのModelsimにはコンソールウィンドウがあります。コンソールモードの場合、それはちょうどコンソールです。

GHDLもコンソールモードであるため、シミュレーション実行時に端末/ CMDウィンドウに表示されます。

何をREPORTすることができませんは、合成されたコードからの印刷メッセージです。

Answer 3

フィリップとマーティンの両方があなたの質問に優れた答えを出しましたが、私はVHDLの重要な側面を強調したいと思います。 VHDLは、2つの全く異なる目的を果たすツールです。

一方では、並列システムを記述するためのビヘイビアモデリング言語です。モデルは実行ファイルにコンパイルされ、コンピュータ上で実行されます。これをシミュレータと呼んでいます。実行のさまざまな状態でモデルを検証し、次のステップに進む前に設計をデバッグするのを簡単にします：実装。

VHDLは、RTLと呼ばれるハードウェアアーキテクチャを記述するためのメタ言語としても使用されます。この説明は、アーキテクチャ（合成）でサポートされているプリミティブのリストに変換され、配置され、物理デバイスにルーティングされます。

言語を最大限に活用するには、この2つの用途の違いを理解することが重要です。ハッピーコーディング！