4ビットALUのvhdlコードとフローの理解？

Question

私は4ビットALUを作っています

ここで私は宣言したエンティティ

entity ALU is 
     Port (a : in STD_LOGIC_VECTOR (3 downto 0);); 
     end ALU; 

あなたはロジック・ベクトル配列がどのように動作するか私は

 a : in STD_LOGIC_VECTOR (3 downto 0); 

の構文とも

オペレータを意味することを説明してくださいすることができます=>

2-シーケンシャルデザインとコンビナトリアルデザインとの違いと階層デザインとは何ですか？ e ALU CPUはすべてにコーディングされていますか？

Answer 1

あなたは、これが

• aからなる、ポート宣言であるロジック・ベクトル配列がどのように動作するか私は

a : in STD_LOGIC_VECTOR (3 downto 0); 

の 構文を意味することを説明してくださいすることができます - の名前ポート

in - その方向 - これに信号を送りますエンティティ

STD_LOGIC_VECTOR - そのタイプ（おおよそ、ビットの配列）

(3 downto 0)インデックス型（降順範囲の4つの整数）

; - 次の宣言の前にセパレータ。

あなたが理解していないことは疑問からは分かりません。

演算子=>

は本当に演算子はありませんが、あなたは例えば、それをオーバーロードすることはできません - それはで左側に（case文で）ケース値を関連付ける、協会の右のケースアクション。

ます。また、引数リスト、ポートマップ内のパラメータ値を持つパラメータ名を関連付けることが表示されます、など

2 - 4ビットの行動ALUと4ビットの評決 乗数の違いは何ですか

1つは追加でき、もう1つは乗算できます。私は「評決」の乗数について聞いたことはありません。