system-verilog-assertions

1熱

1答えて

System Verilogアサーションでプロパティを書き込む方法は？

私は正式に動作を確認するために、SVAでプロパティを書きたいです。ここで は、私が欲しいものです： property prop1(sig1,sig2,sig3,sig4); @(posedge clk) $fell(sig1) ##[1:$] first_match($fell(sig2)) ##0 sig3 |-> sig4 == sig3; endproperty S

system-verilog verification formal-verification system-verilog-assertions 2016-05-06

---

2熱

1答えて

なぜNOTを使用してSVAの意味がわからないのですか？ SystemVerilogのアサーション（SVA）では

、なぜ使用している： not (a |-> b) 悪い考えを？暗黙の成功の側面（すなわち、aが真でない場合）に起因するのでしょうか？

system-verilog system-verilog-assertions 2016-08-27

---

1熱

2答えて

パイプライントランザクションを処理するためのSVAシーケンスのサポートコードの回避

次のようなプロトコルがあります。 fillからreqマスターセット一度、スレーブrsp介して4つの転送信号を送る。 この全体のトランザクションのアンSVA配列が（スレーブtransサイクル間idleサイクルを挿入することができると仮定して）次のようになります。 req == fill ##1 (trans [->1]) [*4]; ここで、マスタがリクエストをパイプラインで送信できるとします。

system-verilog system-verilog-assertions 2016-08-29

---

0熱

1答えて

有効な（リクエスト）確認のためのSystemVerilogアサーション？

私はSystemVerilogアサーションを研究しています。私はSVAを適用してvalid-ack仕様を確認しました。仕様は以下の通りである： 有効が（0〜1）drivedされると、ACK（1）drivedされるまで、有効な1 に等しくなければなりません。 ackがアサート解除されると（1から0）、 の有効値もアサート解除されます（1から0）。 この仕様を確認するには、2つのプロパティ（pr1とp

system-verilog verification system-verilog-assertions 2016-09-07

---