netlist

2熱

1答えて

ゲートレベルシミュレーションのジェネリックス/パラメータを使用したココット

デザイン用のCocotb検証環境を正常にセットアップしました。私はRTL（私の場合はVHDL）でうまく動作します。 テンプレート以下、（主にRUN_TESTにし、モデルに）私のデザインはジェネリックを使用している、と私はPythonコードのいくつかの場所でこれらのジェネリック医薬品の値を取得しています： my_generic = dut.GEN_NAME.value 残念ながら、ゲートレベルシミュ

python vhdl simulation cocotb netlist 2016-12-07

---

-2熱

2答えて

Verilogの構造ネットリストとして定義された回路から回路の一部を書き出す

私はVerilogで40,000ゲートと5000個のフリップフロップを持つゲートレベルの構造的ネットリストを持っています。これは内部にサブ回路を持たない平坦なネットリストです。私はいくつかのフリップフロップとロジックゲートを削除することにより、この大きなネットリストから別のネットリストを抽出したいと考えています。エクスポートされたネットリストは、Verilogでもなければなりません。私は既存のツー

verilog synthesis flip-flop netlist 2017-01-27

---

0熱

1答えて

Vivadoエラー：アクティブなネットリストは、最近

を制限し、私は私のデザインを合成しようとすると、私はVivadoから同じエラーで立ち往生されています： 【共通17から70]アプリケーション例外を：アクティブネットリストの数が制限（255を超えます） この「制限」は何を意味するのですか？それはソフトウェアの限界ですか、それともFPGAの容量ですか？それを回避する方法はありますか、またはネットリストを少なくするためにすべてのデザインを変更する必要が

limit fpga vivado netlist 2017-05-19

---