cortex-m3

    5

    1答えて

    Iは、(特にSTM32L151)、皮質-M3コントローラに以下の疑似コードを実装しようとしてい void SysTick_Handler() { do_high_priority_periodic_tasks(); // not to be interrupted lower_interrupt_priority(); do_low_priority_periodic

    -1

    1答えて

    私はcortex-m3のマイクロカーネルで作業しています。意図的にフォルトを引き起こす小さなテストアプリケーションを作成しました。 今、私はフォールトから復帰する方法がわかりません。私はスタックが異なる機能のアドレスで更新される可能性が高いことを理解しています。私はまた、障害からの復帰が悪い考えかもしれないことを理解していますが、私のカーネルはそれに応じて書かれています。私は私が返すようにしたい行

    0

    1答えて

    非常に奇妙です。 OSTimeDlyで OSInit(); OSTimeDly(10); OSTaskCreate(start_task,(void *)0,(OS_STK *)&START_TASK_STK[TASK_STK_SIZE-1],START_TASK_PRIO); OSStart(); (10)は、OS_Enter_CRITICAL()とOS_Exit_Critical()

    0

    1答えて

    LPC1768を使用するボードで消費電流を最小限に抑える必要があります。今私はディープスリープモードまたはパワーダウンモードに入り、それらのモードから目を覚ますことに何ら問題はありません。私は、MCUを正しく起動させ、うまく動作する、あらかじめ定義された時間の後に割り込みを生成するようにRTCを設定しました。 私が問題になるのは、私が必要としている(正確には消費電力が少ない)ディープパワーダウンモ

    1

    1答えて

    私はエンジニアリング学生で、現在cortex m3プロセッサを研究しており、例外処理モデルです。 私は使用障害、バス障害、ハード障害を対応する障害ハンドラで生成してテストしました。 しかし、私は(コンテキストでMPUをとらずに)メモリ管理フォールト を生成する方法がわからない は、メモリ管理フォールトを生成するための他の方法はありますか?事前

    0

    1答えて

    mbed-os(RTX RTOS)プロジェクトをarm-noneを統合したmbed-cliツールチェーンを使用してコンパイルされたCC2538(ARM Cortex M3)に移植しようとしています。 -eabi-gcc。 MCUを起動しようとすると、起動時にハードフォールトエラーが発生することがあります。 00202678 <__libc_init_array>: 202678: b5

    0

    1答えて

    cortex m3のさまざまなフォルトハンドラを把握した後 リセットシーケンスとリセットハンドラを勉強しています。 パワーオンリセット後の通常の場合。 PCは、初期のmsp値が格納されている0x00000000を指します。 その後、0x00000004リセットベクトルが保持されます mspリセットハンドラを初期化した後の手段が呼び出されます。 ベクタテーブルは、プロセスの起動後に再配置されるリセッ

    1

    2答えて

    Cortex m3ガイド(赤い本)に2つのステートメントがあります 1. Cortex m3は、リトルエンディアンとビッグエンディアンの両方をサポートしています。 2.リセット後、エンドエンティティを動的に変更することはできません。 間接的に、リセットハンドラのエンディアン設定の変更を通知していますか? 「はい」の場合、エンディアンを変更する方法。私が構成する必要がある手段と構成する場所(リセット

    0

    1答えて

    基本的に、ARM Cortex M3用の単純なカーネルと呼ばれるユーザーアプリケーションを作成する必要があります。 カーネルとユーザアプリケーションは、現在は異なるuVisionプロジェクトです。 カーネルはすべてのHW例外(SVC、PendSV、Hardfaultなど)を処理します。 ユーザアプリケーションはstartup.sファイルを使用して特定のアドレスにあり、カーネルは静的アドレス内でこの

    1

    1答えて

    膨大な数のデータを格納するために、ボードにフラッシュメモリを搭載したこの組み込みシステムを使用しています。メインコントローラはARM Cortex-M3プロセッサで、フラッシュの一部に配置されたデータを圧縮し、圧縮されたデータをフラッシュの別の部分に格納することになっています。 これらのシステムでSRAMの量が制限されているので、LZ4HCアルゴリズムをどのくらい正確に使うことができますか?私はP