ザイリンクスVerilogでM2_1 MUXやFDフリップフロップなどのデフォルトモジュールを使用するにはどうすればよいですか？

Question

私はのようなだけ基本ゲートを使用することができると、または、 veriloグラムでなど、

FDフリップフロップザイリンクスの概略ようM2_1 MUXに、これらのデフォルトモジュールを使用することができています、xorなど

これらの組み込みマルチプレクサ（M2_1）またはFlipflop（FD）をVerilogで使用できますか？です。なぜなら、ビヘイビアコードを使用すると、シノプシスやザイリンクスの合成が不良な場合があるからです。また、私はシステムレベルの設計を使用したい。

この問題を解決するのを手伝ってください。 これにアクセスするにはライブラリを含める必要がありますか（内蔵ゲート）？

サンプルコードを入力してください。私は、はい、あなたがVerilogでそれらを使用することができますちょうどと、またはなど

Answer 1

としてのverilogにおけるこれらの（マルチプレクサおよびフリップフロップ）の直接インスタンス化をしたいです。ザイリンクスは行う方法についてのユーザーガイドを提供し、それ(example for 7 series here)

私は、このような（131ページ）としてFDCEフリップフロップのための例を提供するためのリンクを与えてくれたユーザーガイド：それは大きな助けです

// FDCE:Single Data Rate D Flip-Flop with Asynchronous Clear and 
// Clock Enable (posedge clk). 
// 7 Series 
// Xilinx HDL Libraries Guide, version 2012.2 
FDCE #(
    .INIT(1'b0) 
    // Initial value of register (1'b0 or 1'b1) 
) 
FDCE_inst 
(
    .Q(Q), 
    // 1-bit Data output 
    .C(C), 
    // 1-bit Clock input 
    .CE(CE), 
    // 1-bit Clock enable input 
    .CLR(CLR), 
    // 1-bit Asynchronous clear input 
    .D(D) 
    // 1-bit Data input 
); 
// End of FDCE_inst instantiation