Verilog：レジスタでバイナリを拡張するには？

Question

レジスタ内のバイナリを符号拡張してゼロ拡張するコードの形式は何ですか？

すなわち

reg[0:0] a;  //a is 1-bit. 
reg[31:0] b, c; //b and c are 32-bits. 
//some code... 

、32ビットにaを符号拡張bに追加し、そしてcに結果を置きます。

ゼロ拡張aを32ビットに変換してbに追加し、結果をcに入力します。

Answer 1

署名拡張にはさまざまな方法がありますが、最小限のコードを必要とする方法を使用します。 Verilog レプリケーションとの連結操作を使用します。

レプリケーション形式：{numberOfTimesToRepeat{value}}

すなわち{20 {[0]}}

aにおける第0ビットは、20回の登録レプリケート。

連結形式：レジスタ{value1, value2}

すなわち{A、B}

連結しバイナリaとbを登録します。サイン拡張する

：

{{31 {[0]}}、A}

がaレジスタ31回で0ビット目を複製し、そしてその前に連結レジスタのバイナリはaです。ゼロ拡張する

：

{{31 {ゼロ}}、A} //ゼロはゼロのビットを含む1ビットのレジスタです。

値0を31回複製し、レジスタaのバイナリの前に連結します。ここ

Answer 2

は、システムVerilogの方法である：上記の例bで

logic signed a; 
logic [31:0] b, c; 
... 

b = a; 

はaの符号拡張値となるであろう。