Verilogでの整数のサイズ

Question

私の前で私が持っている本では、整数の幅は32であると言われています.64ビットでシミュレーションツールを実行すると、整数の幅が32ビットから64ビットに変わると思いますか？モード？あるいは、32と64の動作モードの間で一貫していると思いますか？

Answer 1

integer（およびint）は正確に32ビットであることを1800-2012 LRMは指定しています。私は、VerilogとSystemVerilogをサポートするツールは、32ビットでサイズを修正すると信じています。ハードウェア記述言語として、結果はツールの実装とは独立していなければなりません。 Verilog標準の最初のバージョンにはこの要件はありませんでした。