これは9ビットのパリティ生成するためのコードである必要図を作ることはできないが、それは、Quartusに必要なRTLビューを与えていない Library IEEE;
use IEEE.std_logic_1164.all;
entity PG is
port (A,B,C,D,E,F,G,H,I : IN std_logic;
Even : OUT std_logic);
e
次のコードは、NetworkX/Matplotlibによってデフォルトで含まれているラベルとは別に、各ノードのラベルを配置しようとしています。ノードの元の位置は "nx.spring_layout（g）"の呼び出しによって取得されます。 問題は、ラベルがMatplotlibで描画されるとき、後者は添付のグラフに示すように配置が間違っていることです。 私は別の何かをしなければならないでしょうか？ i