クエリ、特に変数の代入

Question

の場合に与えられたプロセスのために、私は変数を宣言した場合は（variable temp : std_logic;、のは、1ビットの変数を言わせて）、私は変数に値を割り当てることができます与えられた条件が真を返す場合、すなわち

if (xyz=1) then --Assuming that this condition returns TRUE 
temp:= '1'; 

??このロジックはASICで合成可能ですか？

Answer 1

はい。変数はFPGAとICの両方で合成可能です。プロセスとは、ハードウェアを少しモデル化した、少しのソフトウェアです。ソフトウェアのほんの少しは変数を使うことができますが、変数はプロセス内のスコープ内にあるため、最終的にはハードウェアのわずかな出力である信号を駆動する必要があります。

例えば、ここでいくつかの組合せ論理である：それはクロックドであるため、ここで

process (A, B, C, D) 
    variable TMP : std_logic; 
begin 
    if A = '1' then 
    TMP := B and C; 
    TMP := TMP and D; 
    else 
    TMP := '0'; 
    end if; 
    F <= TMP; 
end process; 

は、フリップフロップ（のD入力に組合せ論理を合成する変数の使用例を示しプロセス）：

process (CLOCK) 
    variable TMP : std_logic; 
begin 
    if rising_edge(CLOCK) then 
    TMP := A and B; 
    Q <= TMP; 
    end if; 
end process; 

そしてここで、そのD入力にANDゲートとフリップフロップ（）を合成しますクロックドプロセス変数の使用例である：

process (CLOCK) 
    variable TMP : std_logic; 
begin 
    if rising_edge(CLOCK) then 
    Q <= TMP; 
    TMP := A and B; 
    end if; 
end process; 

2つのクロック処理の唯一の違いは、順序です。最初に、変数はアクセスされる前に割り当てられます。 2番目には、それが割り当てられる前にアクセスされます。

• クロックされたプロセスで変数にアクセスする前に変数に割り当てると、組み合わせ論理が推論されます。あなたは、クロックドプロセスでそれに割り当てる前に 変数にアクセスする場合

• 、フリップフロップ が推測されます。

• を組み合わせプロセスに割り当てる前に、変数にアクセスすることはありません。ラッチが推測されます。

変数は、プロセスの実行間で値を保持します。変数は、クロックドプロセス中に割り当てられる前にアクセスされた場合従って、値の読み出しは、プロセスの前の実行に書き込まれていなければなりません。クロックされたプロセスでは、以前の実行は前のクロックエッジにあったはずです。したがって、フリップフロップが推測されます。