2017-04-12 18 views
3

私はザイリンクスISE 14.7シンセサイザを使用しています。私は.coeファイルでBRAMを初期化してアクセスすることができます。また、私は新しい.memファイルをdata2memツールを使用して更新し、私のビットファイルを更新することができます。ここで私はそれをROMとして構成しました。PCからFPGAのブロックRAMを読み取る

私の問題は、BRAMの内容をファイルに保存する方法がわかりません。私はコアジェネレータからシングルポートブロックメモリを使用しています。私はそれをRAMとして構成しています。私はそれにデータを書き込んで、後でそれにアクセスしたい。私はこれを述べている関連記事は見つかりませんでした。内容をファイルに保存する方法を見つけられなかったのは唯一の私かもしれません。たとえば、アルテラのイン・システム・メモリ・コンテンツ・エディタには、データをファイルにエクスポートするオプションがあります。ザイリンクスやdata2memツールで何らかの方法でこのような方法がありますか?

私はシリアルポートを使用してメモリ内容をPCに送信できますが、それは私の懸念事項ではありません。私は実際にファイル(おそらく.memファイル)にコンテンツを格納し、MATLABで使用する方法を探しています。誰でもそれを私に説明したり、文書やリンクを指すことができます。私は関連する文書を研究しましたが、それは私の心を傷つけませんでした。どのような提案も高く評価されます。また、私が間違った方法で考えているかどうか教えてください。

答えて

0

いくつかのデータを使ってBRAMを初期化してから処理して、それを自動的にPCにダウンロードしてさらに分析したいのですが?私が正しいのであれば、生産ソリューションやデバッグソリューションが必要な場合は、生産のためにデータダンプモジュールを設計して特定の通信モジュールに接続する必要がありますが、デバッグのためにはjtag( JTAG意志破損し、あなたのデータを使用して、実行時にBRAMの内容をダンプし、注意して回路がダンプ中に停止し、何もBRAMを更新していないことを確認してください)、あなたがあるZynqデバイスを持っている場合あなたが試すことができます!

https://forums.xilinx.com/t5/7-Series-FPGAs/read-bram-from-jtag-or-uart-or-zynq-PS/td-p/738600

そう試してみてくださいreadback 7seriesの機能の

https://www.xilinx.com/support/documentation/application_notes/xapp1230-configuration-readback-capture.pdf

+0

はいデータをPCにダウンロードし、さらに分析する必要があります。私はプロダクションソリューションのためにデバッグしないので、プロセスの後に自分のデータを持つことができます。私はVirtex 5で作業しています。ボード上にある唯一のモジュールはPCIeです。これは可能ですか? @マッカ –

関連する問題