プロパティ内のcaseステートメントがQuestaSim 10.4Bで動作しない

Question

SystemVerilog 2012 LRMからケースステートメントを使用してプロパティを書き込もうとしています。 QuestaSim 10.4Bを使用して

property p_rate_select (logic [1:0] rate); 
    case (rate) 
      2'd0 : $rose(i_ffs_rdcount == 1) |=> $fell(o_telem_fifo_ready_n); 
      2'd1 : $rose(i_ffs_rdcount == 2) |=> $fell(o_telem_fifo_ready_n); 
      2'd2 : $rose(i_ffs_rdcount == 3) |=> $fell(o_telem_fifo_ready_n); 
      2'd3 : $rose(i_ffs_rdcount == 4) |=> $fell(o_telem_fifo_ready_n); 
     default : 0; 
    endcase 
endproperty 

、私は次のエラーを取得する：

** Error: (vlog-13069) checker.sv(196): near "case": syntax error, unexpected case, expecting disable.

はQuestasimのこのバージョンでサポートされていない場合ステートメントですか？

Answer 1

Questa 10.4e以降が必要です。