2の補数を使用するVerilogの数値の否定

Question

私は16ビット幅で2の補数で表される数字 "A"を持っています。どうすればVerilogで "-A"を得ることができますか？

Answer 1

reg [4:0] num; 
reg signed [4:0] neg; 
num= 5; 
$display("num= %5b", num); 

neg= -num; 
$display("neg = %d", neg); 

チェックこのリンクは：http://www.referencedesigner.com/tutorials/verilog/verilog_58.php

Answer 2

wire [15:0] A; 
wire [15:0] M_A; // Minus A 

// The thing about 2's complement, is that the complement can be computed as NEG(x) + 1. 
// In the following way: 
assign M_A[15:0] = ~A[15:0] + 1'b1; 

Answer 3

あなたは-Aを取得するために保存された2の補数の2の補数を行うことができます。

ここに例があるとします。私は過去にそれをやった

- A = 10 
    So in 2's complement A = 0000_0000_0000_0010 
    Now for -A, 
    2's complement of A = 1111_1111_1111_1110 (-10 in 2's complement form) 

- A = -20 
    So in 2's complement A = 1111_1111_1110_1100 
    Now for -A, 
    2's complement of A = 0000_0000_0001_0100 (20 in 2's complement form) 

Answer 4

最も簡単な方法：

wire [7:0] A; 
wire [7:0] neg_A; 

assign A = 8'd4;  // 4 
assign neg_A = 0 - A; // -4 

コンパイラ/シンセサイザは、このケースでは2の補数動作を実現するために十分にスマートで、コードが読みやすいです。