4ビットのAVXレジスタ用マスクの作成方法は？

Question

_mm256_blendv_pd()は、位置63,127,191,255のビットを調べます。uint8_tの4つの下位ビットをAVXレジスタのこれらの位置に分散させる効率的な方法はありますか？

また、_mm256_cmp_pd()の結果のように、AVXレジスタの対応する64ビットコンポーネントで繰り返されるように、これらのビットをブロードキャストする効率的な方法はありますか？

命令セットはAVX2（他の機能が必要な場合はRyzen CPU）です。

Answer 1

最も効率的な方法は、uint-8によってインデックスされた16個の256ビットエントリを含むルックアップベクトルを使用することです。

Answer 2

明白な解決策：これらの4ビットをルックアップテーブルのインデックスとして使用します。あなたはすでにそれを知っていたので、もう一度試してみましょう。

可変シフトベースのアプローチ：バイトをすべてのqwordにブロードキャストし、次にそれを{63,62,61,60}だけシフトして、msbの右のビットを一列に並べます。テストされていない、このようなもの：

_mm256_sllv_epi64(_mm256_set1_epi64x(mask), _mm256_set_epi64x(63, 62, 61, 60)) 

ボーナスとして、負荷はマスクに依存しないので、ループから持ち上げることができます。

これは、Ryzenの素晴らしいアイデアではありません。メモリからの256ビットのロードは、vpsllvq（それはRyzenのほとんどの256b演算のように2μopsです）よりも高いスループットを持ちますが、ここでもvmovq（そのバイトがベクタ・レジスタから来ない場合）、および幅が広いvpbroadcastq（2μops）

コンテキストによっては、行うこともできないこともあります。場合によります。

Answer 3

汎用レジスタにuint8_tが存在すると仮定すると、アプローチがある：

1. 使用PDEP YMMの低い部分に4バイト（最上位ビット）
2. 転送32ビットGPRから4バイトに4ビットを変換する
3. レジスタ（代わりに値を入れビット63、127、191、255）

だから私は2つのバージョンを思い付いた - メモリとせずに、他の1と1：メモリと

アプローチ：

.data 
    ; Always use the highest bytes of a QWORD as target/128 means 'set ZERO' 
    ddqValuesDistribution: .byte 3,128,128,128,128,128,128,128, 2,128,128,128,128,128,128,128, 1,128,128,128,128,128,128,128, 0,128,128,128,128,128,128,128 
.code 
    ; Input value in lower 4 bits of EAX 
    mov  edx, 0b10000000100000001000000010000000 
    pdep eax, eax, edx 
    vmovd xmm0, eax 
    vpshufb ymm0, ymm0, ymmword ptr [ddqValuesDistribution] 

これはHaswellとSkylakeで5μOpsで出ます。メモリ変数なし

---

アプローチ（@Peterコルドへの改善されたおかげで）：（！）

mov edx, 0b10000000100000001000000010000000 
    pdep eax, eax, edx 
    vmovd xmm0, eax 
    vpmovsxbq ymm0, xmm0 

この1つはハスウェルとSkylakeマイクロアーキテクチャ上の4つのuopで出てくると、さらに移動することによって改善することができます変数へのEDXのマスク。
出力は最初のバージョンとは異なります（すべてのビットが最上位ビットと比較されます）。