変数x：= x + yを代入すると、詳細が凍結します

Question

私は学術プロジェクト用のブース乗数を作成しようとしていますが、私は奇妙なエラーが発生しています。これがQuartus IIに戻るか、VHDLと何か関係があるかどうかは不明です。私は、次のコードを分析し、詳しく説明してみてください

毎回、無期限のプロセスがフリーズ（私はそれがすでに時間のために実行持っていた）の分析&合成相の46％で、コンソールに最後の行は12127 Elaborating entity "booth_mul" for the top level hierarchyなしです任意のノートの他の特定の警告やエラー（いつもの（found x design units,...）

ARCHITECTURE booth_mul OF booth_mul IS 
BEGIN 
    process(Ain, Bin) 
    variable result, toResult:  STD_LOGIC_VECTOR(63 downto 0); 
    --other variables 
    begin 
    --other stuff 
    for i in 0 to 31 loop  
    --other stuff 
      --toResult is the partial product being added to the result 
      toResult := STD_LOGIC_VECTOR(SHIFT_LEFT(UNSIGNED(toResult), i*2)); 
      result := result + toResult; --A&E Freezes if this line is included!! 
     end loop; 
     output <= result; 
    end process; 
END; 

私はこれのさまざまな部分をコメントアウトしようとしましたし、それが問題であるラインです。これは、VHDLとかと構文の問題ですQuartus II自体？

Quartusを使用するII 64ビットバージョン13.0.1 232 2013年6月12日SJのWeb版に

アップデートのビルド： を私は自分のコードの残りの部分を提供してきましたが、それは障害でなければなりませんようにそれはいないようです。デザインはエラーなしでコンパイルされますが、これは3時間程度で完了します。ここに完全なデザインがあります：

LIBRARY ieee; 
use ieee.std_logic_1164.all; 
use ieee.std_logic_signed.all; 
use ieee.numeric_std.all; 

ENTITY booth_mul IS 
    PORT 
    (
     Ain : IN STD_LOGIC_VECTOR(31 downto 0); 
     Bin : IN STD_LOGIC_VECTOR(31 DOWNTO 0); 
     output : OUT STD_LOGIC_VECTOR(63 DOWNTO 0) 
    ); 
END booth_mul; 

ARCHITECTURE booth_mul OF booth_mul IS 
BEGIN 
    process(Ain, Bin) 
    variable result, temp, toResult: STD_LOGIC_VECTOR(63 downto 0); 
    variable toAdd, toSub : STD_LOGIC_VECTOR(31 downto 0); 
    begin 
     toAdd := Ain; 
     toSub := (0 - Ain); 
     for i in 0 to 31 loop 
      if i = 0 then 
       if Bin(0) <= '1' then 
        toResult(31 downto 0):= toSub; 
      end if; 
      else 
       if (Bin(i) <= '1' and Bin(i-1) <='0') then 
        toResult(31 downto 0):= toSub; 
       elsif (Bin(i) <= '0' and Bin(i-1) <='1') then 
        toResult(31 downto 0):= toAdd; 
       end if; 
      end if; 
     -- 
     -- --Sign Extension 
      if toResult(31) <= '1' then 
       toResult(63 downto 32) := x"11111111"; 
      else 
       toResult(63 downto 32) := x"00000000"; 
      end if; 
      toResult := STD_LOGIC_VECTOR(SHIFT_LEFT(UNSIGNED(toResult), i*2)); 
      result := result + toResult; --A&E Freezes HERE!! 
     end loop; 
     output <= result; 
    end process; 
END; 

Answer 1

私は仕事中のシンセツールにアクセスすることができませんので、私は推測しています。しかし、完全に組み合わせた乗数を合成しようとしています（これが意図的であるかどうかはわかりません）。私はそれを実装するために必要なリソース（とその結果として得られるFmax）を悲しんでいます。これはおそらくツールがなぜそんなに長くかかるのかを説明します。

Answer 2

私はこの問題に対する答えを見つけました。私が理解できない理由のために、それが長くかかる唯一の理由は、結果が何にも初期化されなかったからです。私はループの始めに単純なresult := x"0000000000000000";を追加しようとしましたが、エラーなしで10秒以内に& eを完了しました。それは非常にイライラしていた。

初期化が問題であった理由を誰かが説明できれば、私はそれを感謝します。