NOTSTTエラー：Verilogでの文を期待

Question

コンパイルエラーを生成するためのこの簡単なテストコード（test.v）があります。私はncvlog test.vを実行したときに

`timescale 1ns/10ps 

`define START 'h10000000; 
`define WIDTH 800 
`define HEIGHT 600 

module test; 
integer ifm_addr; 
integer ifm_idx; 

initial begin 
    ifm_idx = 0; 
    ifm_addr = `START + ifm_idx*4*`HEIGHT*`WIDTH; 
end 

initial begin 
#1000; 
$finish; 
end 

endmodule 

、私はこのエラーを取得し、私が間違っているかを把握することはできません。

ncvlog: 12.20-s008: (c) Copyright 1995-2013 Cadence Design Systems, Inc. 
    ifm_addr = `START + ifm_idx*4*`HEIGHT*`WIDTH; 
         | 
ncvlog: *E,NOTSTT (test.v,11|19): expecting a statement [9(IEEE)]. 
    ifm_addr = `START + ifm_idx*4*`HEIGHT*`WIDTH; 
           | 
ncvlog: *E,MISEXX (test.v,11|28): expecting an '=' or '<=' sign in an assignment [9.2(IEEE)]. 

助けてください！

編集：;がdefine START 'h10000000の末尾にあるためにエラーが発生しました。 initialブロック内のステートメントの後に+が表示されます。

Answer 1

​​を定義していません。私の悪い

module test; 
    integer ifm_addr; 
    integer ifm_idx; 


    initial begin 
    ifm_addr = `START + ifm_idx*4*`HEIGHT*`WIDTH; 
    end