Verilogの反復エラー

Question

こんにちは私はVivado 2017年2月1日にコードのこの部分を実行しようとしていると私は

が

[シンセ8から3380]ループ条件は、2000回の繰り返し

while (side == 1) 
    begin 
    ball_x<=ball_x - 11'd10; 
    end 
while (side == 0) 
    begin 
    ball_x<=ball_x + 11'd10; 
    end 

if (ball_x <14) 
begin 
side=0; 
end 
else if (ball_x>1394) 
begin 
side=1; 
end 

後に収束しないこのエラーを得続けます

このコードは、10pxの幅の境界に当たったときに方向を変えるボールを取得することです。私はそれをオンラインで調べて、明らかにVivadoはいくつかのバージョンのwhileループをサポートしていませんでしたが、最近サポートが追加されています。

Answer 1

あなたのコードは合成できないように書かれているようではなく、FPGAの動作方法を理解する必要があります。

あなたの最初のステップは、設計にクロックを導入し、ハードウェアがソフトウェアとどのように異なるかを理解することです。