私はZスケールやCortex-M0のような原始的なシステムを探して研究プロジェクトを開始しています。 Z-scaleは廃止され、最新のRISC-V仕様に準拠していないようです。ロケットチップのCortex-M0のような、非常に原始的なコンポーネントと小さなフットプリント（ゲートカウントなど）を持つシステムを設計することは可能ですか？ロケットチップを使用してZスケール/ Cortex M0のようなシステムを設計するには？
私はRocket ChipのDefaultSmallConfigを試しましたが、この設定は除算操作などの比較的複雑なサブシステムをサポートしているようです。 Zスケール型またはCortex-M0型のコア/システム（除算、浮動小数点演算など）を設計するために考慮する必要があるパラメータは何ですか？
ロケットチップは、最も単純なRISC-Vを生成することはできません。 これらの代替RISC-V実装のいずれかがより適していることがあります。
PicoRV32が最適化された領域であるが、命令当たり4サイクルかかります： https://github.com/cliffordwolf/picorv32 ORCAはVHDLで記述されている： https://github.com/VectorBlox/orca URVがCERNs LHCには十分です： https://www.ohwr.org/projects/urv-core SCR1は、JTAGデバッグを持っています https://github.com/syntacore/scr1
さらに多くの実装があります。
VexRiscv（https://github.com/SpinalHDL/VexRiscv）を見ると、2つの小さなSoCデモ（Briey/Murax）があり、このCPUはプラグインシステムを介して高度にカスタマイズ可能です。