2
をVerilogで割り当てられていないレジスタを検出する、と私はレジスタがまだ値が割り当てられていないかどうかを検出しようとしている状況に遭遇しました。たとえば、次のコードを与えられた：私はただのverilogを学ぶために始めている
reg [3:0] r;
initial
begin
$display("r = %b", r);
if (r == 4'bxxxx) $display("success");
else $display("failure");
end
私はこのコードを実行すると、私はこの出力を得る：
r = xxxx
failure
私は4'bxxxxとRを比較することはできませんことを理解し、なぜ私は理解してこれを行うことはできません。しかし、割り当てられていないレジスタを検出する他の方法はありますか？