-4
Verilog hdl言語のキャレット記号(^
)の意味は何ですか?入力a
とb
と出力c
とのverilogでの式では、c = a^b
何を意味するのでしょうか?キャレット記号(^)は何を意味していますか?
Verilog hdl言語のキャレット記号(^
)の意味は何ですか?入力a
とb
と出力c
とのverilogでの式では、c = a^b
何を意味するのでしょうか?キャレット記号(^)は何を意味していますか?