Chisel 3のQueue Standard Library Interfaceはどのように合成されますか？

Question

Queueと他の標準ライブラリ・インタフェース・オブ・チゼル（​​、Validなど）の簡潔な定義は、Cheat-Sheetに、さらに詳細はChisel Manualにあります。私はまたStackOverflow - hereとhereでこれらの2つの答えを見つけました。

しかし、これらのリソースのどちらもプラスチックで説明されていません。これらのインターフェイスの目的を理解するのに役立ちます。実際のハードウェアではどうなっていますか？

例えば、ここではパッケージHardFloatからFPUコードの抜粋です：

次のように DivRecFN_ioがクラスである

val input = Decoupled(new DivRecFN_io(expWidth, sigWidth)).flip

：

class DivRecFN_io(expWidth: Int, sigWidth: Int) extends Bundle { val a = ... val b = ... val ... ... }

達成され、正確にどのようなDecoupleを含む行はありますか？

ありがとうございます。

Answer 1

次のようになります。

デフォルトはチゼルutilのキューは、標準circular buffer実装です。つまり、エンキューおよびデキューポインタを持つ一連のレジスタがあり、キューの操作の結果として移動し、充満度と空の有無がチェックされます。

Answer 2

デカップリングされたワイヤーDivRecFNフィールド名付きビットにバンドルし、通常は単一サイクル内で結果を戻さないモジュールのフロー制御を管理するために使用される準備完了の有効な信号を追加します。デフォルトではDecoupledIOのデータフィールドはOutputになります。ラインの最後のフリップは、それをInputに変換するでしょう。モジュールval inputおよびモジュールのインスタンスを使用してモジュールPが含まCを考慮（C）、Cはバンドルにデータ、このモジュールの親を消費するであろうモジュールPは、バンドルに配置されたデータを生成します。 Cは、readyをアサートしてデータの準備ができたことを示し、validがアサートされたときにそのデータを読み書きします。デカップリングバンドル内 フィールドは、それが実際のハードウェアでどのように見えるかについては

input.ready 
input.valid 
input.bits.a 
input.bits.b 
...