tlb

1熱

2答えて

私は試験からの質問がありますが、解決策を理解できません。メモリアクセス時間= 2.5*10^-7 sec 第二の記憶時間= 3*10^-6 TLB時間= 10^-8 を考えると、それは読み取りにかかる時間の仮想アドレス、値xと3レベルページテーブル、X最悪の場合のメモリからの価値？ソリューションです：10^-8 + 2.5*10^-7 + 3*(3*10^-6 + 2*2.5*10^-7) +

0熱

2答えて

TLBはどんなに速いのですか？

仮想メモリを扱うときに、しばしばTLBを使用します（ソフトウェア管理TLBについて質問しています）。仮想アドレスをページテーブルに差し込んで物理アドレスを取得するのではなく、間にTLBを使用して最近使用したページを格納することができます。仮想アドレスを取得してTLBにアドレスが含まれているかどうかを調べると、仮想アドレスがマップする物理アドレスが返されますが、ヒットしなければページテーブルに移動

0熱

1答えて

mips32でhugetlbを有効にする方法

ここに私が持っている問題があります：カーネルドライバのrx/txパケット。ユーザー空間プログラムは、これらのパケットのそれぞれにアクセスする必要があります。したがって、カーネルとユーザー空間の間には膨大な量のデータ転送があります。（データストリーム：カーネルRX - >ユーザ空間プロセス - >カーネルTX）スループットがKPIです。共有メモリ/ mmapを使用してデータコピーを回避するこ

0熱

1答えて

キャッシュサイズを小さくする必要があるのはなぜですか？

私はTLB（MMU）の概念を理解しています。私は（TLBのような）キャッシュがすばらしいのであれば混乱しています。なぜなら、より大きなキャッシュを作り、その中にすべてのデータを保持するだけなのです。

0熱

1答えて

キャッシュとの完全アソシエーティブおよびセットアソシエーティブTLB操作

私はARMプロセッサ（ARMv7）のMMUコードを調べていました。彼らは、完全連想型および連想型のTLBを利用しています。私はこのメソッドを使用してキャッシュの実装を認識しています。私はまた、TLBはCPUキャッシュだと読んでいます。しかし、TLBとキャッシュの目的が異なるため、私は作品に参加できません。私はTLBの文脈でセットと完全連想がどのように働くかを知りたい。

0熱

2答えて

なぜASIDはARMv8-AのTLBにのみありますか？ TLBから取り出したテーブルに存在するメモリへの非大量のアクセスを避けるには？

私はARMv8-AのTLBとASIDについて簡単に質問します。ページ/ブロック記述子（リーフMMUテーブルエントリ）にはASID識別子が含まれておらず、nG（非グローバル）ビットのみが含まれています。このページにはASIDを使用する必要があります。 - レジスタ値と照合される実際のASID値は、TLBに存在します。ページウォークが発生し、対応するエントリがTLBに追加されると（現在のASIDを使