システムのVerilogで他のモジュールの入力にモジュールの出力をリンクするには

Question

あるモジュールの出力（B）を別のモジュール（C）の入力にするモジュールを作る方法はあまりよくわかりません。

Answer 1

1）あなたはトップレベル1の内側に、それらのモジュールをインスタンス化し、インスタンスの階層を作成する必要があります）

module A(input clk, input sig, output out); 
      .. do somethign here 
endmodule 

module B(input clk, output val); 
     ... do something to generate val. 
endmodule 

入力ポートと出力ポートを使用してモジュールを宣言する必要があります。後者は、これら二つを接続するために使用されるべきワイヤを宣言する：

module top(output topout); 
    wire clk; 
    wire sig; 
    wire out; 

    A a(clk, sig, topout); 
    B b(clk, sig); 
endmodule 

したがって、上記の例の出力ポートにモジュールBのインスタンスbのvalワイヤ最上位モジュールのsigに割り当てられます。同じワイヤsigは、モジュールAのインスタンスaの入力ポートsigに接続されています。

また、aの出力ポートoutは、最上位モジュールの出力ポートtopoutにも接続されています。

clkのワイヤは、2つの入力ポート（インスタンスaおよびインスタンスb）に接続されています。

これは基本的な考えです。