UVMの単一レジスタに対してuvm_backdoorアクセス​​を設定できますか？

Question

add_hdl_pathおよびadd_hdl_path_sliceメソッドを使用して、レジスタパッケージ内の特定のレジスタに対するバックドアアクセスを設定しようとしています。

単一レジスタ用にuvm_backdoorをセットアップできますか、またはレジスタマップ全体をセットアップする必要がありますか？

次のようなエラーが表示されます。 ブロックには抽象化 'RTL'のhdlパスが定義されていません。

親uvm_reg_blockのhdlパスの "RTL"キューを探しているようです。

Answer 1

regモデルの一番上のラッパーにhdlパスを設定できます。その後、個々のレジスタへの相対パスを設定することができ、レジスタに個別にアクセスできるはずです。

top_reg_block.set_hdl_path_root（ "top_tb"）;

個別レジスタ

top_reg_block.block_level.reg.add_hdl_path_slice（ "dut.block.reg"、0、1）。

OR

top_reg_block.block_level.reg.add_hdl_path（ '{' { "dut.block.reg"、0、1}}）。