シミュレーションとハードウェアテストの間のSPI CLKタイミングミスマッチ

Question

シミュレーションではチップイネーブルボタンのタイミング要件に一致するSPIクロックがありますが、ハードウェアでテストした場合はそうではありません。タイミング制約はまったく満たされていません。考えられる理由は何でしょうか？

Answer 1

PAR後のタイミングレポートからすべてのSPI信号のレジスタ出力と入力レジスタのタイミングを取り、それらをシミュレーションモデルに組み込みます。

また、SPIペリフェラルのタイミングがシミュレーションテストベンチで考慮されていることを確認してください。 （配線が数インチ以上の場合、その遅延も考慮する）。

シミュレーションを再実行して、うまくいけばハードウェアとほぼ同じ方法で失敗することを願っています。

これは、問題を診断して修正するのに適しています。

I/Oレジスタが合成ツールによってIOBに移行されなかった場合、これらの遅延の一部が予想以上に大きくなる可能性がありますが、これが原因の可能性があります。